聯發科先進封裝找侯上勇、英特爾戰力　AI晶片戰略拚「供應鏈前移」

聯發科先進封裝布局動作不斷，全球供應鏈管理本部總經理劉添益直言，供應鏈前移成AI晶片時代關鍵大戰略。劉憲杰攝

聯發科全球供應鏈管理本部總經理劉添益在SEMICON Taiwan 2026的3D IC高峰論壇上，展示已公開的B200加速器成本結構，直言扣掉記憶體後，75%成本來自先進封裝、組裝與測試。過去在單晶片時代，這一塊在成本結構幾乎不存在。

他表示，現在完全不一樣了，站在IC設計業的位置，無論架構設計多漂亮，沒有可規模化的封裝生態系，它就不是一款產品、只是一份很貴的白皮書。

劉添益指出，過去40年，整個半導體業都按摩爾定律走，每18~24個月電晶體增加1倍，但從2022年後，AI算力需求陡升，需要的是每4~5個月就增加1倍。同時，四大雲端服務供應商（CSP）2026年資本支出約7,300億美元，2027年更可能逼近1兆美元。

這週期絕對不是過去的PC或手機循環，而是明確的台階升級，而每往上踏一階，都得靠整條供應鏈一同支撐。

劉添益直言，未來誰能在AI XPU市場中取得勝利，都取決於四大重點。

第一是每總體擁有成本（TCO）效能表現，第二是每瓦效能表現，第三是能否配合AI超快的發展節奏，快速推出產品進入市場，最後是供應端的保證，贏得訂單卻交不出貨，是代價最為慘痛的發展結果。

同時，劉添益也舉出未來先進封裝的三大挑戰。

第一是「缺陷」，製程複雜度乘上步驟數，即使只有1個DPPM等級的不良逃逸到下游，一旦落進AI資料中心都可能帶來災難性的後果。因為資料中心運行的是同步作業，一個節點損壞，會導致整個運算叢集跟著停擺，工作就得從上一個檢查點重跑。

第二是「良率相乘」挑戰，若單一站點掉了3個百分點，整合到最終產品就會變成5個百分點的損失，且這會是扎實的報廢品，帶來直接的財務損失。更糟糕的是，這類問題多發生在最後階段，也就是已知良品的載板、晶粒與HBM整合完後，才發現產品出狀況。而生產週期長達6~7個月，等於該批產品的交期根本無法補救。

第三是「可製造性」，因為同一顆產品可能有24種做法組合，對大量製造來說，變數與複雜度便成為惡夢，偏偏客戶期待的，就是短時間內就陡峭上衝的爬坡曲線，這也大幅增加生產端的壓力。

劉添益認為，現在最好的解方是「將供應鏈往前移」。

傳統做法是一個個驗證不同元件，待數據沒問題再下一步，但現在應將關鍵零組件與供應鏈夥伴，在架構定義的階段便找進來共同合作，雙向分享未來數年的技術藍圖。因為如果不分享供應鏈的技術發展情況，根本無從得知該如何設計晶片。

第二件該做的事情是打破資料孤島，建立共通介面、共通語言與共通的良率定義分類，讓生產端的訊號出現時，各方能有相同理解。

最後則是建立一定程度的彈性，不僅技術上有共通介面與多重來源，商業上也確保條款不會將風險壓在單一邊。因為沒有共同承擔風險，夥伴就不會投資，未來的AI時代不會誕生自某一顆天才的晶片設計，而是會誕生自最具韌性、最深度協作的供應鏈生態系。

此次劉添益的演講，間接證明頂尖IC設計業者，需要投入更多的心力在供應鏈的整合與技術開發，尤其是在先進封裝技術方面。

而聯發科近期在先進封裝領域，屢屢傳出布局新消息，如先前成功延攬剛從台積電退休、曾在先進封裝和矽光子領域深度耕耘的侯上勇，前來擔任聯發科的先進封裝副總。更早之前也延攬台積電先進封裝老將余振華擔任顧問；針對英特爾（Intel）EMIB封裝，同樣也找來大量英特爾舊將操刀。

其中，侯上勇參加SEMICON Taiwan 2026的矽光子論壇時，直言現在先進封裝人力不好找，且聯發科本身的先進封裝團隊，仍有許多加強空間。可看出聯發科已明確意識，未來AI晶片時代，非常需要有辦法與供應鏈對接、完成協同設計與技術整合的團隊。

契合劉添益所說的供應鏈前移，補進更多看得懂CoWoS、3D堆疊與矽光子的人才，才有辦法從晶片架構發展的第一步，與供應鏈同步發展。

責任編輯：許經儀