巨有科技結合2.5D/3D先進封裝技術突破記憶體牆 加速AI/HPC ASIC創新

巨有科技（PGC）提供完整的 ASIC 一站式設計服務，支援 2.5D/3D 先進封裝技術，如Die-to-Die互連與 HBM4 整合，廣泛應用於 AI 與 HPC 晶片設計。巨有科技

隨著AI模型規模與運算需求爆炸式成長，晶片設計的最大挑戰已不再是單純的算力，而是處理器與記憶體頻寬之間的落差。即便處理器效能不斷提升，但若資料無法即時輸送，整體系統表現仍會受限。

為解決這一瓶頸，Die-to-Die高速互連與HBM4/PHY IP整合正成為新一代AI與HPC晶片設計的關鍵技術。

巨有科技作為TSMC DCA（台積電設計中心聯盟）一員，憑藉ASIC Turnkey服務與Synopsys IP OEM Program的優勢，提供與國際同業並駕齊驅的先進技術整合能力，同時以更具競爭力的高CP值服務，協助全球客戶加速AI與高效能運算應用的落地與量產。

技術亮點：從設計到量產的完整支援　

巨有科技提供一站式技術服務，從晶片設計到量產全程支援客戶需求，涵蓋高速互連、記憶體整合、晶圓代工認證與AI/HPC應用導向設計，協助客戶快速縮短產品上市時程。

Die-to-Die互連與Chiplet架構

巨有科技具備完整的Die-to-Die互連與Chiplet架構設計能力，支援2.5D與3D封裝整合技術，實現高速、低延遲、低功耗的晶片間通訊。同時符合UCIe標準，確保在異質整合與跨供應鏈環境中，Chiplet具備良好的互通性與可擴展性。此架構可滿足高頻寬需求，幫助客戶打造更靈活、可模組化的多晶片系統。

HBM4 / PHY IP整合

透過導入經Synopsys驗證的HBM4記憶體與PHY IP，巨有科技能協助設計團隊快速整合高速記憶體介面，顯著縮短設計週期並提升設計可靠性。藉由高頻寬解決方案，客戶能突破資料傳輸瓶頸，達成每秒數太位元（TB/s）等級的資料吞吐效能，滿足AI與HPC應用的高運算需求。

TSMC DCA認證優勢

作為TSMC Design Center Alliance（DCA）成員，巨有科技具備從設計到投片的完整支援能力。客戶可透過TSMC的多專案晶圓（CyberShuttle）計畫進行Prototype驗證與設計修正，並結合巨有科技的一站式Turnkey服務加速量產導入。

此外，所有設計皆可無縫銜接主流晶圓代工生態系的高階封裝技術，包括Wafer-on-Wafer (WoW)以及2.5D/3D整合架構，確保量產階段的品質穩定與一致性。

AI/HPC應用導向

巨有科技專注於AI與高效能運算（HPC）應用導向的ASIC設計，提供專用晶片以支援AI加速器、資料中心與高速網路交換晶片等多元領域。其設計可對應AI訓練、HPC模擬及大數據處理等高算力場景，滿足新世代運算密集型應用的效能與功耗需求。

生態鏈整合

巨有科技的服務與TSMC緊密結合，並搭配Synopsys認證EDA/IP，提供高速介面IP—ASIC設計服務—製程服務—封裝服務—驗證—測試—量產的完整Turnkey模式。

除了自有測試機台與測試驗證能力之外，巨有科技也與多家高階測試廠維持緊密的長期合作關係，能針對先進製程與高頻高速介面進行精準測試與分析。

這樣的整合大幅降低設計風險、協助客戶加速產品上市進程，並使設計結果能夠與主流先進封裝技術（如2.5D/3D整合、及主要晶圓代工生態系的wafer-on-wafer架構）、以及 UCIe等國際標準兼容。

巨有科技致力於提供高可靠度、低風險、快速量產的ASIC Turnkey服務，協助客戶專注於差異化設計與市場應用開發。透過成熟的設計流程與供應鏈協作，能有效降低整體設計與ASIC成本，同時提升設計成功率與產品穩定性。

此外，巨有科技具備跨區域服務能力，從台灣、日本、中國到美國市場，皆能提供在地化的技術支援與協作，協助客戶布局全球AI與HPC應用生態系。