台積先進封裝布局審慎的「三大主因」 NVIDIA謀略、壟斷疑慮、產能過剩
- 陳玉娟／新竹
-
台積電CoWoS產能供不應求，奪下先進封裝話語權，盛傳毛利率高達近8成。不過，台積內部對先進封裝布局卻步步為營，係有「三大主因」，讓台積必須高度謹慎。
半導體設備供應鏈業者透露，面對重要客戶不斷擴大釋單，台積每周都檢視客戶與市況波動，來調整先進封裝產能與擴廠計畫。
謹慎的三大原因包括：
第一，擔心快速擴產恐導致產能過剩。
第二，疾速壯大後隨之而來的壟斷疑慮。
第三，NVIDIA等試圖掌握先進封裝技術，更另扶植封測代工（OSAT）廠，以分散高度依賴台積的風險。
台積也清楚客戶的謀略，技術推進、委外釋單拿捏、擴產等規劃均在其掌握中，由未來5年嘉義、南科、美國新廠即可窺知一二。
可延續摩爾定律（Moore's Law）的先進封裝，已成為全球半導體產業重要的技術方向。台積電除了持續升級CoWoS，改善效能、成本外，SoIC成為3D堆疊晶片的領先解決方案，可搭配CoWoS及其他元件，實現最終的晶圓級系統級封裝（System in Package；SiP）。
最新先進封裝技術加入「WMCM」，為蘋果（Apple）新款iPhone所專用，及將CoWoS與扇出型面板級封裝（FOPLP）技術整合，重新命名的CoPoS，也就是「CoWoS面板化」。
事實上，台積電手握CoWoS大單，先前因供不應求而有訂單外溢，釋單封測廠以WoS段為主，然近期已加入CoW段，主要考量高階技術推進、毛利率、客戶期望等。同時提前避免外界有任何壟斷疑慮產生。如2024年，台積與Amkor簽定協議，針對InFO及CoWoS合作，也舉也分散美國製造壓力。
值得注意的是，近期熱門的「CoWoP」（Chip-on-Wafer-on-Platform PCB），為現有CoWoS的技術演進。
簡單來說，就是「CoWoS減去封裝基板」，也就是將晶片與中介層組合後，直接安裝在強化設計的Platform PCB上。然而，CoWoP「並非台積電所力推」，而是NVIDAI找上矽品共同研發，期降低對CoWoS，甚至可說對台積電的依賴。「刪減封裝基板」看似容易，技術難度其實相當高，目前PCB業者對新商機相當支持，但在設備領域，則謹慎看待。
另有半導體業者透露，NVIDIA所主導的CoWoP暫未有新進度，先進封裝仍是台積說了算，晶片業者欲介入難關不少。
供應鏈業者指出，2023年AI應用爆發，CoWoS產能供不應求，但為何三星電子（Samsung Electronics）、英特爾（Intel）與OSAT吃不到大餅？主係台積掌握先進製程產能與技術優勢，祭出獨家一條龍服務，訂單與客戶都在台積手上，三星、英特爾前段接不到單，遑論先進封裝訂單。
而OSAT因受限先進封裝技術門檻高，需要持續研發和人才投入，以及擔心高昂投資成本，過度投資可能導致產能過剩。市況高度變化，AI訂單萎縮也隨時可能發生，OSAT首當其衝被砍單，因此遲遲不敢大舉投資。
半導體供應鏈泰半認為，如同先進製程，先進封裝戰局也是「一個人的武林」，OSAT欲喝湯，須視台積態度而定。
整體而言，AI市況冷熱，由台積電先進封裝產能規劃即可推敲，目前技術推進也仍是台積主導。
據了解，目前CoWoS產能主要分布在台灣，包括竹科、中科、龍潭、竹南、南科。同時南科群創舊廠AP8為改裝擴產，量產進度略為放緩；嘉義AP7規劃8座廠，未以CoWoS為主，P1為蘋果專屬WMCM產線，P2、P3鎖定SoIC， CoPoS暫定在P4或P5。
預計2026年提前動工，最快2028年底陸續量產的美國亞利桑那州兩座先進封裝廠，各以SoIC、CoPoS為主。台積近月再整併竹科6吋廠（Fab 2）及3座8吋Fab 3/5/8廠，且評估Fab 7，規劃將部分廠區建置先進封裝廠。
責任編輯：何致中
