Cadence展望晶片設計未來：準備迎接「虛擬工程師」時代！
- 吳冠儀／台北
-
重量級EDA供應商Cadence益華電腦的年度使用者大會CadenceConnect Taiwan 2025於8月下旬熱鬧登場，以「Where Inspiration Meets Innovation」為主軸，邀集來自半導體、系統與AI領域的技術專家分享最新趨勢應用案例，並展現Cadence的EDA工具在協助工程師因應AI時代日益複雜的從晶片到系統設計任務之同時，如何運用AI智慧功能持續強化各種工具的效能，以加速設計流程並進一步提升設計成果品質。
Cadence台灣總經理宋栢安在開場致詞中表示：「科技正以前所未有的速度推進，從晶片設計到系統實現，創新成為制勝關鍵；」他進一步指出，AI已深刻融入大眾日常生活，「不論是透過ChatGPT與AI對話，或是讓AI 生成程式碼，這些都在顛覆我們對軟體開發的想像；」因此工程師的價值必須轉向創意與靈感，而非重複性的程式撰寫。
對此他特別呼籲與會聽眾關注設計驗證（Verification）步驟，寫程式已不再是唯一核心技能，更重要的是如何驗證所寫出來的設計能被正確實作並高效運作；而Cadence提供的設計實作工具已經支援高度自動化，也持續強化驗證工具的自動化與智慧功能，讓設計工程師能將更多時間與心力放在測試平台（TestBench )的完善，加速創新成果的實現。
半導體市場與AI基礎建設的爆發式成長
接下來的專題演說由Cadence系統驗證事業群資深副總裁暨總經理Paul Cunningham博士，以「運用代理式人工智慧因應智慧系統設計挑戰」（Harnessing Agentic-AI to Address the Challenges of Intelligent System Design）為題揭開序幕，探討晶片與系統開發所面臨的挑戰，並分享如何結合最新的AI代理與智慧設計引擎，來加速並最佳化設計流程，推動電子設計邁入新時代。
Cunningham博士首先指出，全球半導體市場規模預測已從2024年的9,500億美元上調至1.2 兆美元，僅一年間就有2,500億美元的成長，背後最主要的動力就是AI資料中心與運算需求。他形容當前的AI基礎建設就如同25年前的網際網路，只是起點，未來AI還將滲透至行動裝置、機器人、自駕車與醫療健康等應用領域，甚至帶來數兆美元的新市場。
然而，機會與挑戰並存。AI晶片規模已經超越數百億顆電晶體，例如NVIDIA最新一代的Blackwell架構晶片電晶體數量高達2,000億以上，業界預期在本世代結束前，單一系統的電晶體數量將突破1兆。這意味著設計方法、製程技術與封裝架構必須全面革新，推動產業跨入「後摩爾定律」時代。
面對設計日益複雜的挑戰，Cadence提出了「智慧系統設計」（Intelligent System Design）的三層策略。首先，在核心層，公司持續以EDA工具與演算法為基礎，透過數學與實體模擬來驗證與優化晶片設計，確保設計定案前的正確性與可靠性。
進一步延伸至系統層，Cadence 將設計範疇從晶片擴展到封裝、電路板乃至完整系統，協助客戶進行跨層級的最佳化設計。而在AI與加速運算層，則結合人工智慧與異質運算資源，讓設計工具能在最適合的硬體平台上運行，以全面提升效能並加快設計週期。
「很多人應該都聽過所謂的數位分身（Digital Twin），它本質上就是某種事物的運算模型。而事實上，這正是我們在 EDA 與半導體領域早已做到的事情，例如一顆內含2,000億電晶體的晶片，在實際製造前，我們就能透過完整的設計與模擬流程確認它能正常運作；」Cunningham博士指出，未來這套模式將延伸到汽車、航太甚至醫藥領域，實現實體世界的數位化模擬，推動「虛擬藥物實驗」與「自動化製造」的可能。
從3D封裝到虛擬工程師：設計方法的全面轉變
隨著AI晶片走向異質整合與3D IC架構，Cadence已將完整設計與驗證流程整合至新一代Integrity 3D-IC平台，涵蓋數位、類比設計，到電源、熱效應與應力模擬，形成單一「設計駕駛艙（cockpit）」。這不僅縮短設計週期，也有助於解決散熱與翹曲等先進封裝難題。此外Cadence也與NVIDIA攜手打造專用超級電腦，加速包含各類模擬運算任務。
另一方面，AI也正深刻改變EDA工具的使用方式。Cunningham博士表示，Cadence自2016年開始將機器學習導入設計流程，如今已有超過5成工具運用AI最佳化運作，預計兩年內將達9成。更關鍵的是，EDA工具正在從「最佳化AI」邁向「對話式AI」，未來工程師可直接以自然語言與工具互動，逐步演進到「工具彼此對話、自動協作」的階段。
他也大膽預測，最終晶片設計將邁進運用代理式AI實現「虛擬工程師」的全新時代，使用者僅需以自然語言描述對晶片的需求與規格，設計工具的AI代理功能就能自動完成從架構、布局到驗證的完整設計流程，一位人類工程師（或是非工程背景的使用者）未來甚至可指揮數十甚至上百名「虛擬工程師」協作；這除了將是能大幅加速複雜IC設計流程的重大突破，也能有助於半導體產業界突破人才短缺的瓶頸。
Cadence的AI生態布局與未來藍圖
為了實現這一願景，Cadence正積極部署AI平台JedAI，扮演各種大型語言模型（LLM）與工具之間的中介溝通角色，讓客戶能依需求選擇在本地或雲端執行，整合公司內部的專有資料與知識庫；這將成為電子設計邁向代理式工作流程（Agentic Workflow）的重要基礎。
在應用層面，Cadence已推出多個AI驅動的工具平台，包括SoC設計布局平台Cerebrus、驗證工具Verisium 以及類比／混合訊號設計工具Virtuoso Studio，並持續開發支援VS Code的外掛，結合傳統工具與AI生成能力，提升RTL設計與測試自動化效率。
Cunningham博士也提到，這些技術正逐步組裝成「自動化造晶片」的藍圖，未來只需下達「設計一顆具備特定功能的晶片」的指令，AI就能自動生成完整設計，甚至完成效能與功耗的最佳化。他強調，已經完成了許多驚人的突破，但這仍然只是開始；眾多衍生專案可能需要2~5年才能成熟，但絕對具備可行性；有很多機會就在眼前，這是非常非常令人興奮的時刻！
