AI時代算力與頻寬全面躍升 Anritsu Tech Forum帶來高速介面量測新解方
- 孫昌華／台北
-
生成式AI與大型語言模型的快速發展，帶動全球算力與頻寬需求持續飆升，也為產業帶來日益嚴竣的技術挑戰。為此，全球量測解決方案供應商Anritsu（安立知）特於日前舉辦年度盛會「Anritsu Tech Forum 2025：驅動AI時代的高速與無線技術」，以高速互連、新興無線通訊為兩大核心主軸，深入剖析在人工智慧技術的驅動下，高速資料傳輸、伺服器互連與次世代6G通訊技術所面臨的技術課題與發展趨勢。
其中，「數位聯盟高速介面峰會——驅動AI運算的高速互連變革」論壇更是當日全場焦點，該論壇邀請全球高速傳輸、生態鏈與量測專家齊聚一堂，解構AI運算環境中的高速互連挑戰，及分享從晶片、封裝到系統整合的量測經驗，透過技術經驗交流，協助工程師迎接T位元時代的高速互連挑戰，加速推進AI計算架構的技術演進。
DSP、LPO與CPO三大光互連架構解析
在開場演講「Optical Interconnecting in AI-GPU Link Scalability」中，合聖科技技術長張正陽博士（David Chang）指出，ChatGPT與Gemini等大型語言模型驅動流量與算力需求急遽攀升，傳統銅纜架構已難以負荷高速、低延遲的互連要求，尤其在伺服器櫃內連接（Scale-up）的應用中，使用銅線可能會導致單一機櫃電力消耗飆升至數百千瓦（KW）。
因此，業界正積極探索以光互連技術取代銅線，而可以整合電子元件與光學元件的矽光子，則是實現光互連（Optical Interconnect）目標的最佳路徑，不僅能降低功耗，還可提升晶片運算時的傳輸速度，有效解決AI-GPU擴充性挑戰。
目前，光互連技術主要分為可插拔光學模組（DSP）、線性驅動可插拔光學模組（LPO）及共同封裝光學（CPO）三種類型。其中，CPO將光學引擎與晶片直接整合封裝在一起，可以有效降低訊號損耗與整體功耗，初步的測試數據也已證明，與DSP相比，CPO可以省下7倍的功耗，因此預期未來3至4年內將開始大規模應用，徹底改變AI運算架構，但它不會完全取代DSP和LPO，而是三種架構共存，共同滿足不同場景下的高速連接需求。
矽光子量測需求激增：最大挑戰在時間與精準度
緊接著登場的FormFactor美商福達電子資深應用工程師廖榮彥（Hawk Liao）則以「Test Vision of Wafer Level SiPh Measurement」為題，分享矽光子訊號量測的挑戰與解決方案。
矽光子應用正爆發式成長，然而，在晶圓上要量測光訊號需進行更多的物理動作，導致量測時間大幅拉長，因此，如何縮減從量測到數據產出的時間、確保量測的高準確度及可重複性，目前最主要的挑戰，也是業界最迫切需要的解決方案。
為此，福達電子推出Autonomous SiPh Measurement Assistant，涵蓋整合、校準及驗證等流程，並透過影像辨識、光學工具持續監控FAU姿態偏移，確保晶圓級和晶片級矽光子量測結果的精確度與可重複性，根據實測數據，量測重複度可維持在0.3 dB以內。
在量產實務上，福達電子第一代系統就能進行HVM量測，但速度仍受限，而新世代Triton系統則針對HVM量測應用進行最佳化設計，例如：設置可整合各種光設備的Rack、導入主動式聲學降噪技術，避免工廠環境的聲音或震動影響量測結果等，為矽光子元件走向量產打造最關鍵的測試能力。
高頻量測需求爆發 Anritsu完整量測版圖支援高速互連新時代
Anritsu安立知資深行銷經理Navneet Kataria以「High Frequency Challenge on VNA – from PCB, Cable to Silicon Photonics Verify Beyond 110 GHz」為主軸，為現場聽眾解析在傳統的印刷電路板、電纜到矽光子元件等應用場景中，使用向量網路分析儀進行超過110 GHz的高頻量測挑戰。
AI時代的硬體瓶頸已從資料處理速度轉向資料傳輸速度，透過光電整合提高傳輸速率已是必然趨勢。為此，Anritsu持續完善量測版圖，從產品研發到生產線應用，皆能支援超過110 GHz的高頻量測，滿足光電整合下的測試需求。
例如，向量網路分析儀（VNA）不僅支援DAC/AEC/ACC大規模佈線測試，亦支援高達145GHz及220GHz 的頻寬。光電網路分析儀（ONA）可在110–220GHz下進行E/O、O/E、O/O量測。超便攜頻譜分析儀（Ultraportable Spectrum Analyzer）可以提供連續覆蓋高達170GHz頻率，是客戶用來進行產線上 Go/No-Go測試的高性價比選擇。
隨著未來CPO、矽光子元件大規模落地，高頻量測將是確保資料中心能否支撐AI能耗與算力爆發的核心技術，而Anritsu完整解決方案將能提供客戶在高速互連時代所需的精確量測能力。
從晶圓、模組到系統：CPO量測需覆蓋不同層級
來自Anritsu安立知日本總部的產品經理Furuya Takashi在「Forward to 1.6T CPO – The Challenge of 224G Signal Verify」深入探討在邁向1.6T CPO時代時，業界如何應對224G超高速訊號帶來的物理限制和驗證難題。
隨著AI驅動資料中心爆炸性成長，共同封裝光學元件（CPO）成為提高頻寬、傳輸速率與降低功耗的核心解決方案。為解決CPO維護不易、靈活性受限以及供應鏈複雜化等多重挑戰，尤其在224G高速訊號量測上，任何微小的訊號完整性問題都會被放大，僅1 mm的走線差異，就可能造成0.3 UI的眼圖劣化，進而影響誤碼率，因此在進行量測時，必須涵蓋從晶圓、晶粒（KGD）、模組到系統等不同層級。
而Anritsu展示多款量測設備可以協助客戶克服高速訊號量測挑戰，包括MP1900A可支援PCIe Gen6、400GbE/800GbE等高速介面，而MP2110A BERTWave則專為10G至1.6T光學模組的生產檢查所設計，整合4通道取樣示波器和誤碼率分析儀（BERT），可以提高產線生產力與降低成本。
Furuya Takashi強調：「CPO將是AI時代資料中心的必然方向，而可靠的量測技術就是推動它落地的關鍵力量。」透過更精準、更自動化的測試工具，產業才能真正邁向高速互連的下一個世代。
CPX新架構登場：良率更高、維修更容易
Samtec美商深特資深經理簡瑞良（Ray Chien）則帶來全新的設計概念CPX，他在「High Speed Interconnect Performance in 224G CPC/CPO System」演講中，探討如何在AI、高效能運算等環境中，實現資料傳輸速率每秒224 Gbps PAM4的目標。
他指出，數據傳輸量的增加速度越來越快，已經從過去以年為單位，演變成幾乎以月為單位的加速，驅動高速互連技術成為影響整體系統效能的核心關鍵。
對此，美商深特除了推出共封裝銅互連解決方案（CPC），透過獨家專利的TwinX Cable在同一個介質裡抽出雙導體，確認訊號的穩定性，亦推出CPX解決方案，克服CPO導入的製程複雜性和插拔性挑戰。
CPX的優勢包括密度高、具備可插拔特性、可以在銅線（CPC）與光學（CPO）間自由切換等，相較於傳統CPO架構，不只能提高良率也更容易維修。對美商深特而言，其目標不僅是提供高速互連產品，更希望推動CPX成為下一代MSA標準，讓客戶可以搭載不同廠牌的光學模組，提高使用彈性，加速邁向AI驅動下的新算力時代。
PCIe Gen6轉向PAM4：高速進化帶來新測試挑戰
Tektronix太克科技技術經理黃芳川（Jacky Huang）聚焦「PCIe 6.0/7.0 TRx Electrical Compliance Test Challenges」主題，深度剖析如何從PCIe Gen5遷移到PCIe Gen6的解決方案。
與PCIe Gen5相比，PCIe Gen6最關鍵的變化在於，訊號調變由NRZ轉向使用PAM4，這不僅提高了資料傳輸量，也大幅增加了測試的複雜度。原因在於，NRZ訊號只有1個大的眼圖開口，PAM4訊號則是3個獨立且比較小的眼圖開口、眼高僅約6 mV，容易受到雜訊影響，因此對量測儀器與頻寬的要求更高。例如：需要結合噪音補償技術、模擬或使用可調式CTLE和DFE參數、示波器頻寬必須提升至50 GHz、128 GS/s等，才能滿足PCIe Gen6的量測要求。
目前，PCIe 6.0基礎規範已正式發佈，PCIe 6.0 CEM規範雖然仍在收斂中，但Tektronix透過核心分析軟體套件PAMJET、自動化測試軟體框架TekExpress等工具，已能支援客戶對PCIe Gen6的訊號分析、驗證和合規性測試需求，期望能協助客戶加速產品開發，及早跨入高速連接新時代。
從設計到認證的一站式服務 加速邁向高速互連趨勢
iST宜特科技技術經理陳凱平（David Chen）和張國豪（Howard Chang）聯手帶來「High-Speed Interconnects—Bridging a New Era Between Substrate and System」演講，探討在高速互連趨勢下，基板與系統如何更緊密的運作。
David Chen表示，隨著AI伺服器架構日益複雜，半導體與系統端需要更緊密的連結與驗證機制，從CPO共同封裝光學元件的快速發展，到特斯拉推出的Dojo超級電腦，都顯示出系統廠與半導體廠需要緊密合作，進行更深度的測試驗證。
對此，宜特科技提供從前端設計到後端認證的服務，如：Flip Chip Substrate Turnkey Solution一站式服務，協助客戶驗證晶片設計、提高研發效率。而ATL（Advanced Test Lab）高速測試與產品開發服務，提供從SI/PI模擬、PCB特性量測與除錯、PHY埠實體層一致性測試到產品測試的完整服務。
Howard Chang則介紹宜特科技在HDMI、USB、Thunderbolt與DisplayPort等介面的認證服務，並更新 USB PD、USB4、USB 3.2、USB Battery Charging等標準的最新發展，例如歐盟針對無線產品強制導入 USB Type-C 介面及 IEC 62680測試，協助客戶因應全球法規與市場需求。
PAMx五大技術挑戰 測試門檻全面提高
特勵達科技Teledyne LeCroy技術經理林賢鎰（Leon Lin）針對「Mastering PAM3/PAM4: The Future of High-Speed Testing」主題，分享脈衝振幅調變（PAMx）的測試挑戰與解決方式。
PAMx主要優勢在於，頻寬效率更高、對通道頻率的要求更低、更具有成本效益，及具備良好的擴充性，能夠支援PCIe 6.0/7.0、USB4 v2，以及400G/800G乙太網路等未來的行業標準。
然而，PAMx設計也伴隨著五大技術挑戰，第一、訊號雜訊比（SNR）較低，對噪音或抖動更加敏感。第二、因為容易受到干擾，導致錯誤率容易增加。第三、需搭配多個不同層級的驅動器和接收器，大大增加設計複雜度。第四、需要更高階的等化技術，透過更強大的CTLE、DFE和FFE，維持訊號完整性並克服通道損耗。第五、更小的眼圖張開度，使得系統的一致性測試和抖動測量變得更加困難和複雜。
而特勵達的WaveMaster 8000HD高頻寬示波器，配備12位元高精度垂直解析度晶片，可以將電壓精準度提高數倍，顯著降低儀器底層雜訊，且頻寬至少25GHz、最高可達65GHz，有助於精確捕捉PAM3、PAM4等極高速訊號。
AI驅動光電融合 PCIe 6.0和USB4 v2接收器測試面臨新難題
在壓軸場議程「HSB Compliance Rx Challenge on PAM4 - PCIe 6.0 and USB4v2 Rx」上，Anritsu安立知技術經理王榆淙（Arvin Wang）與現場來賓交流，如何克服PCIe 6.0與USB4v2介面的PAM4訊號測試挑戰。
他認為，AI正帶動光學模組需求快速成長，光電融合技術將是未來AI晶片的主流，高速介面PCIe也已經從傳統電子訊號轉向光學訊號傳輸，預期2028年將走向晶片與晶片間的光互連、2032年則會實現封裝內的光互連。
而PCIe目前最新版本PCIe 6.0在採用PAM4後，為設計與測試帶來許多新的挑戰，尤其眼圖的高度與寬度明顯縮小，使得接收器測試難度倍數增長。而USB4 v2因為採用PAM3訊號調變技術，達到80Gbps的傳輸速率，相對大幅提升了測試複雜度。
為回應這些挑戰，Anritsu推出MP1900A一站式誤碼率（BERT）測試平台，支援PCIe 6.0/7.0與USB4 v2 的完整接收器測試，更關鍵的是，為了確保BER量測的準確性，MP1900A內建回流路徑最佳化（Return Path Optimization）機制，可以透過不同參數設定找到最佳回流路徑，提升後續LEQ Loopback與BER測試成功率。此外，還具備LEQ自動調校、快速BER檢測等機制，協助工程團隊在高速介面演進的關鍵時刻掌握測試先機。
面對AI驅動下急遽攀升的頻寬、功耗與高速介面挑戰，Anritsu與高速生態鏈夥伴在本次論壇中揭示完整量測解決方案與最新驗證思維，協助企業突破瓶頸，加速實現更高能效、更高速、更可靠的AI運算架構。
