Cadence與台積電共同開發AI驅動的先進製程設計流程解決方案

Cadence與台積電共同開發AI驅動的先進製程設計流程、通過矽驗證的IP及3D IC解決方案。Cadence

益華電腦（Cadence Design Systems, Inc.）與台積電攜手合作，共同為AI驅動的先進製程設計和3D-IC應用，提供更佳的生產力及優化的產品效能。AI應用如雨後春筍，因此對能處理龐大資料和運算的先進晶片解決方案，產生了前所未有的需求。面對市場需求升溫，產業界正不斷挑戰先進製程晶片及3D-IC技術的極限。台積電和Cadence處於這場革命的最前瞻，共同幫助客戶加快上市時間，同時提高效能。

台積電已認證Cadence的數位及客製化設計流程，可在台積電最新的N3和N2P製程技術上進行設計實現和簽核。台積電和Cadence在設計技術協同優化（DTCO）上已是長期夥伴，雙方延續合作在A16製程上優化PPA（效能、功耗、面積），為實現晶片背面佈線等獨特技術，擴充更多EDA功能。

Cadence和台積電也在Cadence.AI上合作，以AI技術推動次世代數位和類比設計自動化，提供領先的生產力和結果品質。Cadence.AI是跨晶片系統的AI平台，涵蓋設計和驗證的所有層面。

台積電和 Cadence的合作主要集中在三個領域：首先、應用AI的Cadence Cerebrus智慧晶片設計工具助力數位設計實現最佳PPA。二、Cadence整合企業資料和人工智慧平台 - JedAI使用生成式AI進行設計調試和分析，幫助進行PPA分析。三、Cadence Virtuoso Studio 能夠將傳統的客製化和類比設計移轉到當今製程，並進行電路最佳化以及high-sigma蒙地卡羅模擬分析。

Cadence Integrity 3D-IC 平台是系統層級解決方案，同時也是整合封裝、類比和數位設計實現的單一平台，可實現高效的3D-IC設計。透過支援所有最新3Dblox功能和結構，為產業創新開啟了新的扉頁。為實現台積電 3DFabric技術中的超高密度互連，台積電和Cadence正合作開發次世代高容量基板路由，用於晶片到晶片以及晶片到基板的連接。

多物理場分析和最佳化是3D-IC技術成功的關鍵因素。台積電和Cadence正攜手合作，除了電／熱分析之外，還可以對台積電3DFabric進行翹曲／殘留應力分析，並且以Cadence Celsius Studio 驗證翹曲／應力分析模擬結果。針對台積電3DFabric熱與電壓對功耗/IR/STA的影響，也可在Cadence Integrity 3D-IC平台內取得並驗證結果。

訴求智慧製造的AI工廠需要大量的數據支持，增加對互連的要求，同時推升了功率的極限。Cadence擁有廣泛的關鍵IP產品組合，可在小晶片之間以及跨資料中心高效移動數據，包括通用小晶片互連（UCIe） 1.0、PCI Express（PCIe） 6.0，和以32Gbps的運轉速度、採台積電N3製程、經過矽驗證的GDDR7，為資料中心和網路邊緣應用的AI介面提供最佳性價比。為了解決這些晶片之間日益成長的通訊挑戰，Cadence矽光子設計支援解決方案也支援台積電的緊湊型通用光子引擎（COUPE）。

台積電和Cadence正與汽車領域的領導者共同合作。隨著當今汽車設計中含晶片比例不斷增加，當前和未來製程（例如台積電N5A和之後N3A）的IP開發變得更加重要。

雙方合作亦展示了Cadence為台積電先進製程，提供雲端方案前端到後端晶片設計流程的準確性和可擴展性。透過此次合作，共同客戶可以採用Cadence廣泛的雲端解決方案來縮短設計進度。

Cadence資深副總裁兼數位與簽核事業群總經理滕晉慶（Chin-Chi Teng）表示，台積電和Cadence有著長期、成功的合作夥伴關係，讓世界上的晶片設計得以現實。正共同以AI驅動、支援台積電最新製程技術的EDA軟體徹底改變晶片設計的未來。此外，Cadence在台積電A16和3Dblox等次世代技術創新解決方案上持續合作，為未來的智慧工廠自動化鋪路。

台積電生態系統與聯盟管理部負責人Dan Kochpatcharin表示，透過與 Cadence合作，成功為台積電的N2技術實現了以AI優化的設計流程，並為3D-IC設計成功提供長足的助力。這象徵數位和客製化解決方案的重大躍進，更為推動AI基礎設施創新奠定了穩固的基石。