AI重塑晶片驗證　Siemens EDA解析設計工程師新角色

半導體產業持續增加驗證人力，AI重塑晶片驗證，Siemens EDA解析設計工程師新角色。西門子

AI晶片與智慧系統持續演進，設計驗證所面臨的挑戰也從電晶體數量與運算規模，擴展至軟硬體、感測器及AI模型之間的複雜互動。在年度DVCon Taiwan大會上，Siemens EDA設計驗證技術產品管理總監Moses Satyasekaran，就以代理式AI（Agentic AI）為主軸，探討如何突破既有工具與專業分工的界線，讓驗證從個別任務的執行，走向能依據結果持續調整策略的協作流程。

他並以「設計與驗證科學家」（Design & Verification Scientist）描述未來工程師角色的發展方向：當AI逐步承擔例行操作，工程師將更專注於驗證策略、風險評估與結果判讀，協調工具與AI代理，確保設計達到可信賴的RTL簽核條件。

驗證複雜度從晶片規模延伸至系統互動

半導體產業持續增加驗證人力、運算資源與方法學投資，然而隨著設計複雜度持續提升，驗證生產力仍然是晶片開發流程面臨的重要挑戰之一。Satyasekaran指出，除了IP數量、組態與設計狀態持續增加，另一個更難處理的因素，是不同領域之間的相互依賴。他以進入家庭的人形機器人為例說明，系統必須與人、寵物及居家環境互動，並在非受控條件下感知、決策與行動。在面對這類應用時究竟該驗證軟體、硬體、感測器、AI，還是馬達？「答案當然是全部都要驗證，而且還要驗證它們如何一起互動。」

這意味著功能正確性、功能安全、資安及功耗都需要放在共同情境中檢視；即使各個元件分別通過測試，組合之後的系統行為仍可能產生新的驗證需求。而類似變化也出現在晶片開發流程。Satyasekaran指出，過去偏向下游階段處理的可測試性設計（DFT），正與功能驗證更緊密結合，當專業領域開始交會，團隊除了提升單一工具效能，也需要能跨工具理解問題、共享資訊的工作方式。

Satyasekaran引述了一項由Siemens EDA與 Wilson Research Group於2026年發布的《Functional Verification Study》報告，指出有82.8%的受訪者已將AI應用於實際驗證工作，而非僅停留在評估或概念驗證階段，但涉及較廣泛跨流程整合的比例僅9%。這項落差反映出，AI採用速度已超前於工作流程的整合速度。

為此，Siemens EDA以Questa One智慧驗證工具組合為基礎，進一步導入代理式AI工作流程，以降低跨工具、跨流程驗證活動之間的協作瓶頸。Questa One整合了模擬、形式驗證、靜態分析、驗證管理與覆蓋率分析等驗證技術，能協助工程師檢查晶片設計的功能正確性、追查錯誤並掌握驗證進度。

從智慧引擎走向跨流程協調

Satyasekaran表示，在既有工具層次，AI已能協助產生設計與驗證內容、安排回歸測試優先順序、分析錯誤根因，以及找出覆蓋率缺口。然而，一次測試結束後，團隊仍須判斷下一步：是要繼續模擬、改用形式驗證，或回頭檢查規格與設計？這些執行之間的決策與資訊交接，往往仍仰賴工程師手動完成。他以F1賽車維修團隊比喻，每位成員即使動作很快，若缺乏協調，也無法讓賽車順利離開維修區。驗證流程同樣如此，個別工具的速度提升，必須配合整體工作流程的協作，才能轉化為開發效率。

代理式AI正能彌補這段協調工作。當工程師提出目標，AI代理會將目標拆解成任務，呼叫工具取得證據，再依據結果調整後續策略，並把先前執行累積的知識帶入下一輪分析。這套流程涵蓋規劃、設計、驗證、除錯與收斂等步驟，且能往返修正。例如，除錯時發現異常，可以回頭檢查規格與RTL是否一致；分析覆蓋率後，也可能需要重新調整測試計畫。「重點在於驗證策略。」Satyasekaran強調，團隊需要依據當前狀態決定適合採取的驗證方法。

在產品實作上，Questa One Agentic Toolkit提供RTL程式碼、Lint、時脈域跨越（CDC）、驗證規劃與除錯等代理，協助產生RTL、設定檢查、建立驗證計畫，以及交叉分析波形、斷言、覆蓋率與紀錄檔，並由工程師審查結果與修正建議。根據Satyasekaran的分享，客戶需求除了從規格產生RTL，還包括從既有RTL整理規格，以因應既有設計缺乏完整文件或相關知識難以延續的情況；另一個案例則是AI代理從已發現的錯誤辨識相似異常，進一步找出其他位置的問題，呈現AI協助擴大分析範圍的應用方式。

串聯驗證知識  工程師掌握風險與簽核

要讓代理有效協作，Satyasekaran提出幾項關鍵條件：理解驗證領域的工程脈絡、連結不同次執行累積的資訊，以及保持架構開放性。系統必須掌握微架構、規格與驗證背景，透過驗證引擎取得結果，再將歷史資料與處理經驗帶入後續分析，才能持續推進工作。

例如當系統再次遇到類似的Lint問題，便可運用先前累積的資訊，減少重複分析。Satyasekaran指出，不同次的執行之間需要有連結，讓第一次、第二次乃至後續執行所學到的經驗，能夠回饋至驗證流程。另一方面，客戶已使用不同的大型語言模型、開發環境與代理框架，驗證工具也必須能夠融入這些既有環境，讓跨流程協作得以落實。

在這樣的架構下，人類工程師的專業判斷仍是關鍵，AI代理可以拆解目標、安排任務並調整驗證策略，但操作邊界、風險評估與最終簽核仍須由工程師掌握。工程師必須認知：「我的判斷很重要，不是LLM的判斷，也不是代理流程的判斷，而是我的判斷。」Satyasekaran強調，對晶片結果負責的仍然是參與設計與驗證的人。

這也是他認為的「設計與驗證科學家」角色重點。面對難以窮盡的測試組合，工程師必須依據證據判斷驗證是否足夠、剩餘風險是否可接受，以及是否已具備簽核條件。當例行操作逐步交由AI代理處理，工程師將投入更多心力探索異常、驗證假設，並確認自動化流程所產生的結果值得信賴。

現場展示：從代理式驗證到FPGA原型開發

Siemens EDA團隊也在DVCon Taiwan現場展示Questa One的驗證能力與代理式工作流程，並特別強調Questa One的開放整合特性，表示該工具可搭配Siemens Fuse EDA AI系統，也支援其他代理框架與主流AI程式開發環境；著眼許多客戶已建置自有AI平台與內部流程，讓驗證工具配合既有環境，有助於保留先前投資，降低重複建置與轉換工具的負擔。

在硬體輔助驗證方面，現場展示的Siemens Veloce proFPGA CS UNO Desktop採用AMD VP1902 FPGA，是Veloce proFPGA CS系列的單FPGA原型開發平台，並透過Veloce Prototyping System軟體整合開發流程。該平台採用桌上型、可攜式設計，可透過擴充子板連接不同週邊介面，配合應用所需的I/O與外部裝置；藉由FPGA原型承載設計，開發團隊可在晶片完成前推進軟體開發與軟硬體整合測試，將驗證範圍由晶片內部功能延伸至實際系統互動。