新思科技與台積電合作帶動下一波AI與多晶粒的創新浪潮

新思科技近日宣布，為提供多晶粒解決方案與台積公司持續進行密切合作，內容涵蓋先進的電子設計自動化與IP產品，可以支援台積電尖端的製程與封裝技術，以驅動AI晶片與多晶粒設計的創新。針對3D封裝進行調教的3DIC Compiler探索到簽核平台與IP，以及該公司與台積公司就設計賦能的合作關係，已經達成多項客戶晶片設計的投片。

新思科技以其與台積電持續的合作為基礎，提供已通過認證的數位與類比流程，以及Synopsys.ai人工智慧平台，可在基於台積公司NanoFlex架構的N2P與A16製程上使用。

此外，新思科技也為台積電N5A及N3A製程提供健全的車用IP解決方案，以及同級最佳的介面與基礎IP解決方案，提供最高層級的安全性、保密性與可靠度，同時以最低的功耗為先進晶片促成最大的效能。

新思科技資深副總裁Michael Buehler-Garcia表示，新思科技與台積電密切的協作持續為工程團隊提供必要的協助，讓他們得以用業界最先進的封裝與製程技術，成功達成晶片投片。他指出，憑藉通過認證的數位與類比EDA流程、3DIC Compiler平台以及針對台積公司先進技術優化的完整IP產品組合，新思科技讓雙方共同的客戶能夠透過強化產品效能、降低功耗來提供差異化的多晶粒與AI設計，並加速產品上市時程。

台積電生態系暨聯盟管理部門總監Aveek Sarkar則表示，台積電一直與包含新思科技等開放創新平台（OIP）生態系的長期合作夥伴們維持密切合作，以協助客戶針對領先的系統單晶片設計，達成高結果品質與更快的產品上市時程。他指出，隨著市場對節能與高效能AI晶片的需求不斷成長，OIP生態系的協作對於提供我們共同客戶經過認證的EDA工具、設計流程與高品質IP至關重要，確保能滿足甚至超越他們的設計目標。

新思科技的類比與數位流程以及具備AI功能的Synopsys.ai，已通過台積公司基於NanoFlex架構的N2P與A16製程的認證，可協助優化效能與功耗，並把晶片設計擴大規模至先進的半導體技術。

針對台積公司A16超級電軌製程設計所通過的認證功能，可有效提升電力分配與系統效能，同時可維持晶背繞線設計的熱穩定性。新思科技以圖案架構為基礎的接腳連接方法，已經針對台積公司的A16節點進行強化，以提供具競爭力的面積結果。

此外，新思科技已與台積公司合作，著手開發針對台積公司A14製程的設計流程，預計於2025年底推出第一套製程設計套件。

新思科技IC Validator簽核實體驗證解決方案已取得台積公司A16製程認證，可支援設計規則檢查與電路布局驗證檢查。IC Validator的高容量彈性架構，可無縫地擴大PERC規則的規模，以因應台積公司N2P全電路路徑的靜電放電驗證，並取得更佳的設計週轉時間。

新思科技3DIC Compiler統一的探索到簽核平台，已具備支援台積公司TSMC-SoIC技術的能力，其中包括3D堆疊的設計與採用CoWoS技術的矽晶中介層與橋接，並因此成功達成多個客戶投片實例。客戶可以利用3DIC Compiler平台自動化的UCIe與高頻寬記憶體繞線、矽穿孔、凸塊規劃以及多晶粒簽核驗證，達成更高的生產力與更快的週轉時間。

此外，新思科技與台積公司針對矽光子持續進行的合作，已為台積公司的TSMC-COUPE技術促成了AI優化的光子IC流程，以提供增強的系統效能，並應對多晶粒與AI設計的多波長與熱需求。

新思科技以全面、同級最佳的基礎與介面IP產品選項，在次世代的台積公司N2P/N2X製程上加速半導體的創新。新思科技的IP產品組合提供最新的高效能標準，包括HBM4、1.6T乙太網路、UCIe、PCIe 7.0與UALink，並為車用、物聯網與高效能運算等應用促成了強健的發展路徑。

新思科技提供通過高效能考驗的PHY、嵌入式記憶體、高密度邏輯函式庫、可程式設計的IO與非揮發性記憶體（等完整IP套件）。藉由專供台積公司N5A與N3A車用製程節點的特定IP、以及針對台積公司5奈米和3奈米系統單晶片用先進的SRAM和基礎IP，新思科技可協助客戶滿足廣泛市場中新一代設計的嚴苛需求。