創新非接觸式技術：EST 提供高密度封裝測試解決方案

Keysight Electrical Structural Tester (EST)  電氣結構測試儀。是德科技

隨著晶片設計日益複雜和封裝密度的持續提高，半導體測試技術面臨前所未有的挑戰。近期，是德科技（Keysight）推出了其新一代電氣結構測試儀 Electrical Structural Tester（簡稱 EST），這一技術具有非侵入性和高靈敏度等顯著特點，專為大規模半導體製造設計，為業界提供了創新的測試解決方案。

是德科技EST產品經理Dushsyant K Rajamohan表示，EST的一大特色是其突破性的非接觸式電壓測試探測技術。該技術不需將待測元件上電喚醒，通過精密的電容耦合方式進行高精度測試，這種非侵入性測試大幅降低了晶片在測試過程中的損壞風險，特別適用於高靈敏度或高價值元件的測試。

EST在半導體封裝測試領域展現了獨特的優勢。與傳統的X光檢測或自動化測試設備（ATE）相比，EST能精確識別如近短路（線距過小但未短路）、游離線、導線偏移和下垂等多種微小缺陷，其高靈敏度顯著提升了測試準確性。此外，EST能有效識別可能導致電氣過應力（EOS）的缺陷，這些缺陷可能影響產品的長期可靠性，從而提升產品的使用壽命和穩定性。從良率的角度來看，EST可顯著改善製程，降低不良品流入市場的機率，達到減少退貨率、提升品牌形象和客戶滿意度的目標。

針對高密度封裝技術的挑戰，EST不僅能有效處理日益微小的線間距和複雜的導線排列，還支持QFP、QFN、BGA等多種IC封裝類型，使業者能用單一儀器測試不同產品。Dushsyant K Rajamohan指出，EST 具備高度平行化的測試能力，最多可同時測試20個測試穴位，每小時測試量可達72,000顆IC（單指測試機本身測試速度，實際產能還需考量自動化手臂能力）。這一特點不僅保證了對先進封裝的高效準確測試，還大幅提升了設備的利用率和產線效率，幫助製造商快速應對市場需求，縮短產品上市時間。

在測試演算法方面，EST採用先進的電容耦合技術，結合零件平均測試（PAT）演算法，兼具提高測試準確度和檢測細微結構變化的優勢。Dushsyant K Rajamohan表示，PAT演算法能夠識別統計異常值，有效區分正常的製程變異和真正的缺陷，大幅減少誤判率，並檢測傳統測試常忽視的微小裂縫或材料疲勞等缺陷，這些細微問題可能在產品未來使用過程中引發故障，EST的預測能力將提前識別並解決相關隱患。

為了確保使用者充分發揮EST的導入效能，EST支援SECS/GEM等半導體產業標準接口，能無縫融入現有製造環境中，降低系統整合成本與時間。同時，是德科技也提供了深入技術培訓、即時現場技術支援和專業導入諮詢等全方位支援服務，協助客戶順利將EST整合到既有生產流程中。

Dushsyant K Rajamohan強調，EST特別適用於大規模半導體製造領域，尤其是醫療、國防和汽車電子等對測試標準和可靠性有高度要求的市場。總體而言，EST不僅能提供可靠的測試解決方案，還能幫助業者應對未來更複雜和高密度的製程挑戰，是確保關鍵元件品質和性能的最佳選擇。

歡迎產業先進前來2024半導體展參觀是德科技（Keysight） 攤位（館1, K3283），現場體驗新品，並有機會贏取豐富大獎！