創意電子推出全新2.5D/3D APT平台 採台積電最新3DFabric與先進製程
- 周建勳／台北
-
先進ASIC領導廠商創意電子(GUC)於今日宣布推出新一代2.5D/3D先進封裝技術(APT)平台，旨在加速高效能、高良率ASIC的設計週期並降低風險。此平台整合了台積電最新的3DFabric技術與先進製程節點，提供從矽驗證IP到2.5D/3D封裝的全方位解決方案，得以實現下一代設計。
此新平台是基於創意電子於2022年推出的第一代2.5D/3D APT平台所建構。自那時起，創意電子便與台積電緊密合作，將其在邏輯製程與3DFabric技術上的重大創新整合至平台。
隨著台積電從FinFET架構的N5/N3節點進化至新一代Nanosheet架構的N2與A16，實現了前所未有的整合密度與效能擴展。同時，台積電的3DFabric創新技術，包括CoWoS、TSMC-SoIC及系統級晶圓(TSMC-SoWTM)，使得大型封裝基板上多裸晶的2.5D/3D先進整合成為可能。
產業標準亦持續演進。最新的HBM4記憶體介面將I/O倍增至2,048腳位，從而大幅提升頻寬。同時，UCIe 裸晶對裸晶介面已獲得業界廣泛採用，資料傳輸速度從16Gbps提升至24Gbps、32Gbps，甚至更高。
創意電子里程碑與技術亮點
UCIe裸晶對裸晶IP：創意電子已於台積電N3與N5製程中提供UCIe-A32G/36G IP，現正開發64G版本，預計於2025年底投片。此外，UCIe-A IP也計畫於2026年導入台積電2奈米製程。
與台積電SoIC-X整合：創意電子已成功於台積電N5製程中完成UCIe Face-Up IP投片，利用TSV應用於底層裸晶，實現未來節點中的垂直裸晶堆疊。
HBM4 IP：創意電子已於台積電 N3P 製程中完成 HBM4 PHY IP投片，達成12Gbps傳輸速率。該IP支援 CoWoS-L/R與SoW平台，並正移植至台積電N2P製程，預計於2026年投片。
GLink/UCIe-3D IP：在GLink-3D 1.0成功基礎上，創意電子現在推出UCIe/GLink-3D 2.0 IP，可實現50 Tbps/mm²的頻寬，其架構已透過台積電N2P製程驗證。某主要客戶已針對N3 over N5 ASIC完成一個客製化版本的投片。
與台積電深度合作
創意電子長期與台積電密切合作，共同開發經矽驗證的IP與平台技術。此持續合作確保技術與台積電最新製程及3DFabric封裝創新保持一致，協助客戶降低設計風險並加速產品上市時程。
台積電生態系與聯盟管理處處長Aveek Sarkar表示：「台積電持續與我們的Open Innovation Platform (OIP)合作夥伴緊密合作，如創意電子，共同為我們的先進製程與3DFabric技術開發IP解決方案。」「我們與創意電子在推動其2.5D/3D平台的最新合作，將有助於客戶加速產品開發週期，並藉由我們的先進封裝與製程技術實現次世代晶片設計。」
創意電子行銷長Aditya Raina表示：「我們曾在HBM3 PHY與控制器領域取得業界領先地位，如今於2025 年再次以HBM4取得領先。」「我們的UCIe IP已展現無人能比的32Gbps傳輸速度，現正邁向64Gbps新紀元。我們為主要客戶客製的GLink-3D 2.0 IP，已實現40 Tbps/mm²的頻寬。這些技術成果，標誌著真正 3D ASIC時代的來臨。」
創意電子的新一代APT平台結合先進IP、經台積電認證的設計流程與量產經驗，能夠快速且低風險地開發新一代AI、高效能運算(HPC)與網路晶片。
