如果光子可以如電子般的攜帶訊息，自然它可以同時應用於通訊和計算。  光子最早應用於遠距通訊，譬如過去網際網路應用中以光纖替代電話線，自然是以光子替代電子來攜帶訊息。  最近光子通訊再被提上檯面是因為AI伺服器。未來大部分通訊會發生在晶片與晶片之間、伺服器與伺服器之間，巨量的訊息傳輸是目前訊息的處理、傳輸中最損耗能量的部分。  但是現在伺服器晶片的設計於傳統PPA（Performance、Power、Area）的考量中傾向對於效能的追求，低功耗與散熱的需求在設計階段就顧不上了，只好在製程與先進封裝中講究。這是矽光子被排到半導體時程上的最大動力。  光子能用於通訊，能否用於計算呢？在1960、70年代發明雷射、類比訊號處理時，光子計算（photonic computing）的概念就啟動了，80年代開始研發光子元件。90年代要走向應用、量產時，為時已晚。90年代初的先進製程大慨在0.5~0.8微米之間，但是光子元件的尺度大多在微米以上，在晶圓上難以製作出功能可以與電子元件匹敵的產品。之後，就愈差愈遠了。  光子計算再度被認真考慮也是因為AI的興起。AI的計算，不管是卷積神經網路（Convolutional Neural Network；CNN）或者是在大型語言模型中使用的變換器（transformer）模型，其最底層的計算都是矩陣乘法的平行運算。資料量大，但是演算法相對單一，這是光子計算的良好應用場域。  2016年沈亦晨（Yichen Shen）及其研究夥伴提出用光子計算來處理深度學習的想法。  光子元件種類繁多，在此應用被選中當成類似半導體線路基礎元件電晶體的是馬赫-曾德干涉儀（Mach-Zender Interferometer；MZI）。 MZI是矽光子的基礎元件，常用來調制（modulate）光的相位（phase）。當光進入MZI後，首先經過分光器（splitter），光被分離成2束而在個別的光路（optical path）上前進。在其中一條光路上光不再受任何作用；另一條光路上，有一個可控的電壓可以施加在光路的構成物質，改變物質的折射率（refractive index），進而改變在此光路上光的相位。最後2條光路上的光再合併（recombine），二者會相互干涉。如果其中有一光路受到相調控，2束光會形成破壞性干涉（destructive interference），而在2個光路出口所測得的光強度（intensity）會有所不同。這就是MZI可以如電晶體用於計算的原理。  MZI就是光積體電路（Photonics Integrated Circuit；PIC）的基礎單元，利用MZI可以組成光積體電路來計算矩陣相乘，這就是光子計算於AI的應用場域。  光子計算可以利用薛汀格微梳（Schrodinger microcomb）大幅提高計算效能。薛汀格微梳是用連續波（continuous wave）雷射光源分離為在頻率空間等間距的多重光源，可以用於平行計算。一個微梳可以產生數十乃至於數百個頻率的光線，用於平行計算。在某種程度上，薛汀格微梳大幅的彌補一般光元件尺度較大的缺陷。  2016年光子計算方案提出時，矽光子的技術離成熟還很遠。在過去「異質整合藍圖」（Heterogeneous Integration Roadmap；HIR）進程中，2020年矽光子才會上場，實際上矽光子的量產時程遠遲於此。  最近提議的用鉭酸鋰（LiTaO3）來做矽光子元件，進一步提高用MZI來做光子計算的可行性。  鉭酸鋰在5G世代已開始使用，是與半導體製程相容的材料。它的製作成本低，且有幾個物理特性適合MZI的製作。1. 低雙折射性（low birefringence），線路設計簡單，可以提高光元件密度；2. 低光學損耗（low photon loss），傳導信號容易維持；3. 可以製作高效能MZI。用它做的MZI可達40 GHz的電光頻寬（electro-optical bandwidth），並且擁有1.9V•cm的半波電壓長度積（half wavelength voltage length product，這數字代表使光相位反轉180°所需的電壓乘以長度，愈小愈容易調製相位）。  光子計算理論上速度快、功耗低，是現在計算面臨各種物理壁障的可能出路之一。過去因為矽光子的技術未臻成熟，光元件的尺寸遠大於微電子元件的尺寸，所以光子計算一直未能浮上檯面。現在藉著AI伺服器的興起驅動矽光子技術的發展，獲得額外的產業推動助力，搭乘順風車。應用上選擇與AI高度相關的ASIC類型的計算，再看能否有個起始的立足點。 

好笑的是這條中央社發的消息持續被其他媒體引用，引發後續討論。我以為台灣是半導體之域，媒體至少有起碼的半導體ABC知識。別鬧了，8nm！這個訊息內容內容有不一致的地方，氟化氬（ArF）雷射的波長是193nm，氟化氪（KrF）雷射的波長才是248nm。從另外2個數據來看，248nm幾個字比較有可能是誤植。用氟化氬雷射當光源，乾式（dry）曝光機一般的分辨率（resolution）在80~90nm左右，浸潤式（immersion）曝光機一般的分辨率在38~40nm左右。公布的數值在兩者之間，我猜是乾式的曝光機再加上已知的可以改善光學系統的諸種手段。這裡講的分辨率，一般是指單次曝光（single exposure）所能達到的最小尺度。資料中的另一組「套刻精度小於8nm」則是引起此次無妄之議的罪魁禍首。兩岸譯名有所不同，曝光機在中國叫光刻機，而套刻精度在英文中是overlay accuracy ，指的是上下2層光罩層對準（align）可能產生的最大誤差，這與能用此曝光機能做出何種技術節點的能力完全不是一回事，但是套刻精度只有8nm的曝光機，肯定做不到8nm的製程也是鐵錚錚的事實。上述的訊息對我來說，只是中國的曝光機能力已進入以準分子雷射（excimer laser）為光源的第一代曝光機，如果其表現真如其規格所述，這算是改良過的第一代DUV曝光機。再進一步發展是浸潤式氟化氬曝光機（ArF immersion lithography）。雖然水的折射率1.333理論上可以提升機器設備的許多規格，但是由於運作機制存有主要變化，發展所需時間可能較長。更進一步是極紫外光曝光機（EUV lithography），這個有些難。畢竟現在ASML的極紫外光曝光機是DARPA於90年代就開始研發的。即使以現在的技術和後發者的知識可以縮短開發時程，但是EUV的光源產生和光學系統與DUV完全不同，多費些手腳也是理所當然。所以中微半導體董事長尹志堯說，中國的機器設備與客戶群處在技術領先位置的國外廠商相比，還差了兩、三代是確評。至於晶圓製造廠的製程能力呢？分辨率只是曝光機台本身的能力，製程中還有其他眾多手段可以改進在晶圓上最終圖案化（patterning）的能力，其中最為人知的手段是多重曝光（multiple exposure）如曝光蝕刻曝光蝕刻（Litho-Etch Litho-Etch；LELE）、間隔物輔助雙圖案化（Spacer-Assisted Double Patterning；SADP）、光刻冷凍曝光蝕刻（Litho-Freeze Litho-Etch；LFLE）等方法；也有行之有年光學鄰近校正（Optical Proximity Correction；OPC）等方法。例如氟化氬浸潤式曝光機的單次曝光分辨率在38~40nm左右，經過上述方法的處理晶圓上的最小尺寸可以精確到10~12nm。中國早已進口氟化氬浸潤式曝光機，台積電可以用以製造7nm製程，中國當然也可以，良率高低和時間早晚而已。至於更先進的製程節點也並非全無可能，也是良率、成本和產能的問題。所以中國半導體製程的能力問題，根植於其先進製程設備的自製率，其弱勢是在曝光機、離子植入機（ion implanter）和電子束檢測系統（e-beam testing system），其中曝光機的自製能力自然最受矚目。如何跨越外在設下的限制？除了沿外界已經發生過的EUV研發路徑之外，奈米壓印（nanoimprint）可能是一個途徑。奈米壓印已經應用於3D NAND的量產，機台的分辨率在5nm左右，只是它的晶圓產量（wafer throughput）不高。但是它的機台單價較低，目前解決方式就是以機台數量來彌補產能。在DRAM與邏輯的應用上，奈米壓印在良率還有所不足，得改善如顆粒等問題。奈米壓印機中國已有了，問題也是要花多長時間才追得上世界技術前沿？ 

2001年安隆（Enron）事件發生時，我正在倫敦結束我募資路演（fundraising roadshow）的定價（pricing），聽到這消息有如平地驚雷，還存了一絲僥倖。僥倖的是幸好訂價已經完成，募資到手，但絕稱不上圓滿，因為想在長久的資本市場中運作，得要讓投資的人留有合理的獲利餘裕。定價如果定在最高點，募資方佔了便宜，但也肯定會燙了投資人的手，恐怕以後就別想再進出資本市場了。 安隆事件後股市下跌，剛買海外存託憑證（Global Depositary Receipt；GDR）的客戶怕是要抱怨了。 回來之後，立即在DIGITIMES專欄為文表達關切。事情也正如預期的有立即衝擊，而且餘波盪漾，之後2年內因為安隆事件的影響股市大跌2、3次。當時五大會計師事務所的龍頭安達信（Arthur & Anderson）集團自此煙消雲散，五大變成四大。  9月13日全球四大會計事務所之一的普華永道（Price Waterhouse Cooper；PwC）因捲入恆大集團財務數據造假風暴，遭中國大陸財政部和證監會合計重罰人民幣4.41億元；中國財政部並給予以普華永道警告、暫停經營業務6個月、撤銷普華永道廣州分所的行政處罰。  普華永道現在於全球四大會計師事務所中，全球市佔率是第二位，約32%，在中國市場中卻是龍頭，其中國的營業額佔全世界營業額在大致在5~10%，因年份而異。在中國市場因所受處分因而遭受的直接財務損失也許在普華永道可以承受的範圍內，但是報導中也提及受普華永道未如實揭露恆大財務狀況而受影響的機構或個人可能發起集體訟訴，這個可能的風險就無法估算了。  恆大與安隆在其尖峰時期的市值其實相若，都是數百億美元的公司。但是恆大的負債超過2兆人民幣，是全世界負債金額較大的公司之一，其坍塌所外溢的影響對於整體經濟的打擊要大得多。  遭遇到這類的事件，後續的各方反應也很典型。首先，出事事務所集團的法遵（compliance）部門會就此一事件本身調查。對於相鄰地域、類似產業等有較高風險的客戶也會徹底盤查，先期排雷。  至於政府的監管部門，除了對出事的公司及會計師事務所調查懲處外，接下來的大致是透過立法手段，對於會計及審計規則施加更嚴格的規定—這些亡羊補牢的措施需要時間來研究、修訂。實施之後因為可使用財務操作空間受到限縮，有些公司會承受不住，繼續爆雷。這也解釋為什麼安隆事件發生後還餘波盪漾不斷。  那麼一個房產公司的坍蹋與電子或半導體產業有什麼關係？產業市場各異，的確關係不太，但是底層的金融財務是相通的。財務金融的穩定性在於公正第三方的審計簽證所產生的信賴。一旦信賴喪失了，金融市場就得動盪一陣子。在那次募資之後，我們的會計師事務所恰好原先屬於安普達集團。安普達的解體、重新整併也著實讓我們兵荒馬亂了一陣子。  至於此次的恆大事件會怎樣影響金融世界？只能期待中國股市與其他股市的連動沒有那麼強烈，風浪小些。至於普華永道的變動以及它怎麼影響其他產業的廠商？再看看吧！  

矽基光子整合線路概念肇始於1985年，在1991、1992年時於SOI（Silicon-On-Insulator）晶圓上，展示低光子損失的波導。90年代初期的先進製程大致落在0.6~0.8微米之間，這還是6吋廠的年代。這個臨界尺度比現在大部分的光子元件都大，那時若有比較成熟的光子元件與PIC（光子整合線路），和電子元件與EIC（電子整合線路）的整合是有說服力的，因為做出的光子元件尺寸與電子元件尺寸不會相差過大。  但是現在矽光子才開始要啟動量產階段。現在矽光子所要開啟的時代叫大尺度整合（LSI；Large-Scale Integration），其定義是一個晶片上的光子元件數目在500~10,000個之間。下一個階段的超大規模尺度整合（VLSI；Very Large-Scale Integration），亦即光子元件數目大於10,000個的整合晶片。熟悉電子積體電路的讀者看到這個數目想必會啞然失笑，現在較先進的半導體產品其門數（gate count）動輒上千億乃至於兆以上， LSI上光子元件數目真的見小了。  晶片上光子元件的數目如此受限，其癥結在於光子元件的尺度取決於矽的透明波長及折射率，結果就在毫米尺度範圍。以任何PIC一定會用得著的波導來看，最小的波導寛220~500奈米、高220~300奈米之間，長度則從微米到毫米。其它的光子元件，如MHI、感測器的面積從幾百微米平方至幾毫米平方不等，其他的調制器也都在這個數量級。  除了光子元件本身所佔的空間之外，光子元件之間為避免互相干擾必須留有的間距，其實比光子元件本身更大。所以光子元件未來面臨的第一個挑戰就是利用PIC設計、材料與結構創新以縮小光子元件的尺寸。  一個晶片上容許的光子元件太少很難執行複雜的功能，幸好目前的LSI大致可以滿足當下迫切需要的短、中距通訊應用需求。  第二個問題仍然是尺度的問題。PIC與EIC二者尺寸之間相差幾個階秩，這就造成單晶片整合（monolithic integration）中PIC與EIC難以匹配的問題。  舉例來說，格羅方德（GlobalFoundries；GF）矽光子代工平台使用12吋45奈米SOI晶圓。對於EIC來講，45奈米也許是適合的製程平台，但是SOI晶圓的價格比常規的12吋晶圓價格是倍數的昂貴；對於PIC而言，用12吋45奈米製程是大材小用，單只是PIC的話，8吋的製程足矣。何況對於目前的目標應用AI伺服器上的短、中距離通訊，高速、寬頻、低功耗的需求是顯而易見的，滿足這些需求可能需要至少22奈米才能製造的FinFET。EIC與PIC的相容性益發緊張。  幸好先進封裝也同時在此時興盛，這使得矽光子元件的整合變得有彈性，選項包括2.5D封裝、3D封裝、異質整合（heterogeneous integration）等。  以目前即將進入量產的大型平行光學元件（LPO；Large Parallel Optics）以及聯合封裝光學元件（CPO；Co-Packaged Optics）為例，二者都是以2.5D先進封裝的方式來整合EIC及PIC，以達到低延遲（latency）、低功耗以及其他的優點。  另一個問題是生態發展。矽光子元件整個產業鏈生態面臨的問題之一，是來自於光子元件的多樣化。  電子的EIC主要構成分子就是電晶體。雖然電晶體實際上還是有不同的種類、具有不同的特性，譬如邏輯線路的電晶體比較注重快速開關（switch）以提高運算效能；而DRAM線路的電晶體比較留意漏電流（leakage current），以延長資訊保留時間（retention time）。但是即使電晶體的特性是有些不同，電晶體做為積體線路架構的基本單元是毋庸置疑的。  但是PIC的狀況完全不同，尤其是負責編碼光子訊息的調制器，種類繁多。又由於現在一個晶片上光子元件數目還在可控範圍之內，PIC設計工程師比較有機會去選擇元件並調整其參數藉以優化整體PIC的效能，也就是設計工程師看起來更像元件工程師（device engineer）。這使得晶片上調制器看起來五花八門，也在未來代工平台的製程標準化平添一些小障礙。  另外的問題還有做為PIC代工產業的輔助生態架構問題，包括EDA、IP、PDK（Process Design Kit）、整合元件測試等問題。這些問題在矽光子代工過去做的比較久的GF著墨比較多，對於即將進入量產的其他公司應該也不會造成太大的障礙，畢竟這些都是在以前EIC代工業務發展過程都經歷過的。 AI興起之後，預計晶片與晶片之間、伺服器與伺服器之間的短、中距通訊會變成主要的通訊型態，甚至超過資料中心與終端用戶之間的通訊量。由此強大需求來驅動矽光子技術的發展以及生產體制的成熟、完善是產業界的優先之事。

光子若要能被當成訊息的載子，就至少要具備可被程式化、傳遞和感測的功能。光元件大致可分為4個範疇：光源、波導、調制器和光子感測器（PD；Photonic detector）。 光源是異於電子線路的特殊存在。在電子線路中，電子是矽材中原來就富含的物質。只需要施加電壓予以控制，就可以程式化以攜帶訊息，感測電子以提取訊息也是容易的事。但是矽在正常的狀態中並不存在光子，光子要人為製造出來—從外頭接入光源，或是在矽晶片上製造光源。 由外頭引入高功率、高效能的光源，常用的有譬如磷化銦（InP）和砷化鎵（GaAs）雷射。如果要談整合入矽光子系統，磷化銦的1,310奈米和1,550奈米波長基本上是比較合適的選擇。砷化鎵的850奈米波長在矽中會被吸收，如果要整合入矽光子的PIC中，需要用氮化矽（SiN）當波導。這會增加製程的複雜性，當然也會增加光子元件的尺寸和成本。 可以整合入矽光子製程，或者以異質整合方式進入的光源還有雷射二極體（laser diode）、發光二極體（Light-Emitting Diode；LED）、整合III-V雷射（integrated III-V laser）、量子點雷射（quantum dot laser）等，這些對於不同的應用各有優缺點。 波導是被動元件一種，意即它不用外來的能量、只靠物質本身的材料特性或元件結構就能執行導引（guiding）、分離（splitting）、組合（combing）、耦合（coupling）、過濾（filtering）、復用／解復用（demultiplexing/demultiplexing）、延遲（delay）等功能，所以波導器上也多有加上能執行以上功能的光元件，譬如加上耦合器（coupler）以與光源連接。 光在矽波導中傳遞可能會遭遇光子損失（photon loss）的問題，主要的原因是波導內壁的粗糙（roughness）問題，這是波導製程的挑戰之一。 調製器的種類繁多，這是因為前文中說的光可用來程式化以承載訊息的自由度很多。 常見的調制器有用來調製相位（phase）和振幅（amplitude）的馬赫曾德干涉儀（Mach-Zehnder Interferometer；MZI）、環形諧振調制器（ring resonator modulator）、載子耗盡調制器（carrier depletion modulator）；調制振幅的電吸收調制器（Electro-Absorption Modulator；EAM）；調制相位的相位調制器（phase modulator）、熱調制器（thermal modulator）；調制波長與頻率的可調諧濾波器調制器（tunable filter modulator）等。 調制器基本上是主動元件，亦即需要外來的能量注入以調制光的強度（intensity）、頻率、振幅等，這些都是與能量密切相關的物理量。而且，調制的手段通常是透過電來改變物質的特性，譬如用電壓或產生熱來改變材料的折射率，進而調制光的諸種特性，這些手段都有能耗的。最後是光子感測器它的功能是將光訊號轉為電訊號，以利於進一步處理、儲存及傳送訊號。光子感測器的種類有光電二極體（photodiode）、雪崩光電二極體（avalanche photodiode）、光電倍增管（photomultiplier tube）、電荷耦合元件（Charge-Coupled Device；CCD）等，各有應用領域。 光子感測器材料包括矽、矽鍺（SiGe）以及砷化鎵銦（InGaAs）等。以目前與AI相關的矽光子應用而言，矽鍺光電二極體在波長區間、響應（responsibility）、速度和整合程度各種技術特性的綜合考量下，矽鍺光電二極體是比較合適的選擇。光子元件範疇的複雜程度以及各範疇內元件選擇的眾多，充分顯示矽光子還處於發展的早期，這對即將展開的矽光子量産構成生產製程以外的非技術挑戰。

矽光子（silicon photonics）是指在矽基半導體中，整合入可以調制光子的光子元件，在晶片中或系統中，可以同時協作電子積體線路（Electronic IC；EIC）、光子積體線路（Photonic IC；PIC）的功能。  目前已經開始量產的矽光子產品，絕大部分是用於長距離通訊的收發器（transceiver），其中包含傳送／接收電／光訊號以及轉換、處理訊息的功能元件。 延伸報導名人講堂：矽光子的發展與挑戰 （一）：電子與光子 現今矽光子的急迫需求與近年來人工智慧應用的迅速興起密切相關。人工智慧的模型訓練過程中，資訊的傳遞大量集中於晶片與晶片之間、伺服器與伺服器之間。在可預測的未來，資料的傳遞超過7成以上會是這種短、中距離的通訊類型。數據流量和密度的驟增，產生大量焦耳熱，散熱遂成為半導體技術發展中最尖銳的問題。  根據原先的異質整合路線圖（Heterogeneous Integration Roadmap；HIR），矽光子應該在2020年就進入異質整合量產的時程。遲了近5年，現在終於要啟動了。  圍繞在矽基半導體討論PIC，除了矽的製程比較成熟外，自然是有矽的材料特性考量。  首先，矽對在1.1~8微米的近、中紅外（near to mid infrared）區域波長的光是透明的，也就是說紅外光在矽中可以通行無阻，不會被吸收，這是讓光子能當訊息載子的先決條件。  矽的另一大優勢在於它的高折射率（refraction index），在近紅光的波長範圍內，矽的折射率大概是3.5。這意味著—譬如常用的光纖通訊波長1,550奈米的光，在矽中只有1550/3.5=443奈米的波長，光元件尺寸可以因為高折射率的原故而大幅縮小。以前述波長光子可以通行的波導（waveguide；功用有點像電子的金屬線）為例，單模（single mode）的波導一般就定在220奈米（方形波導的截止波長（cut-off wavelength）是光的半波長）。  矽的非線性光學效應（nonlinear optical effects）也相對的比較強，譬如在近紅外區的雙光子吸收（two-photon absorption；TPA）以及自由載子吸收（free carrier absorption；FCA）。非線性光學效應通常可以用來調制光線，即矽的材料特性適合做PIC的主動元件（active device）。另外，相較於其他候選材料，它的散熱係數較高，比較適合做高功率光元件。  矽的材料當然也有缺點。第一個缺點是矽的能帶間隙不是直接能隙（direct bandgap），白話的說就是矽無法利用它的自然能隙來產生光子。所以如果要在矽晶PIC上直接做出光源，一般需要外來異質材料當成光源，譬如加入III-V族的元素以做出量子點之類的光源。  另外，有一好沒兩好。有較活潑的光學特性也意味著光在矽中傳導比較容易產生光子損失（photon loss），這也是做矽波導的主要挑戰之一。  幸好有相容於矽半導體製程材料氮化矽（SiN）可以與矽互補，這是半導體業界非常熟悉的材料。氮化矽可以用化學氣沈積法（CVD）長於晶圓之上，這是半導體的標準製程。  氮化矽的折射率較低，在1,550奈米時只有2，所以做出的光元件肯定比較大。但是它的TPA和FCA非線性光學效應都比較小，做出來的波導光子損失也比較少。  另外，氮化矽對光的透明應間自400奈米~7微米，在可見光的區間它也是透明的。這一點對有些應用至為重要，譬如生物感測器（biosensor）常常需要使用可見光波長的波段。  2種材料對照來看，矽比較適合做需要比較緊緻線路、高效能、高能耗的主動元件；氮化矽比較適合做光被動元件（passive device），譬如低光子損耗的波導、諧振器（resonator）、篩選器（filter），或者需要可見光波長、較低非線性光學效應的應用。  另外有數種材料因為它們獨特的非線性光學效應也被考慮在不同應用之中，譬如鉭酸鋰（lithium tantalate；LiTaO3）它有很強的非線性光學性質如二次諧波產生（Second-Harmonic Generation；SHG）和參量振盪（parametric oscillation）。更重要的是它有很強的電光效應（electro-optic effect；Pockels effect），可以用電場快速的調製光子，在光子計算（photon computing）的應用中，此乃天選之物。 

自然界基本作用力有4種，由強至弱排列：強作用（strong interaction）、電磁作用（electromagnetic interaction）、弱作用（weak interaction）以及重力作用（gravity）。20世紀以及21世紀的文明，除了核能與強作用相關外，主要是由電磁作用的應用所鋪展開來的。  電磁作用的基礎理論是電動力學（electrodynamics），馬克士威爾方程式（Maxwell’s equations）就是其中描述電磁場與電荷、電流作用的基本方程式。在現在人類文明已能處理個別粒子行徑的當下，量子現象變得格外重要。能處理量子現象的電磁學叫量子電動力學（Quantum ElectroDynamics；QED）。  QED是最基礎的理論之一，人類知識領域的最前沿。至今所有的實驗數據與QED的理論預測完全符合，實驗與理論精確度的競賽都已經較勁到小數點後12位了！說QED是人類文明堅實的柱石一點也不為過。  QED理論中有2個主角：電子與光子。前者扮演的角色比較單純，就是有質量、帶電荷、有自旋（spin）的粒子；後者除了本身是粒子外，也是產生電磁作用的中介。  電子，或者電子集體行動的電流，我們感覺上比較熟悉，是我們在材料中容易操控的物質。它們被用來當成攜帶／儲存訊息的載子（carrier）。譬如將電容上有無電荷存留的狀態，當成1或0；或者將電晶體中有無電流流過，當成1或0。控制電子狀態的手段通常是電壓，這也是電磁學中的一員。電場和磁場是光子的組成份子，但是單純的電場或磁場不能自由移動，無法當成訊息的載子。  我們習慣的電子載子操控方式是讓電子在金屬中流動，電子在金屬傳導的過程中不斷地與金屬原子晶格碰撞、產生熱能，這就是焦耳加熱（joule heating）。當摩爾定律走到原分子尺度時，金屬線愈發細微—電阻更高，而晶片要傳遞的信息量更大，焦耳熱的問題變得無所不在，從晶片內、晶片之間、系統內乃至於系統之間，任何訊息的移動都生熱量。如何降低發熱、加強散熱變成計算力進一步提升的主要挑戰。尋求另外形式的載子以避免或降低焦耳熱的產生勢在必行。 光子技術也早已應用於讀取／儲存訊息及傳遞訊息。前者如以前的光碟，後者如現在於網路的光纖通訊。但是這與近代文明的核心—半導體有相當的距離。是否有辦法整合光子入半導體的體制、承擔訊息載子的任務，成了目前的研發方向。  光子在傳遞的過程中理論上不會發熱，而且傳遞訊息速度比電子快了近100倍，這是它被考慮成另類訊息載子的首要原因，這優勢在遠距光纖通訊中已得到充分的展示。  另外，光子的自由度極為豐富。目前用光子元件調制（modulate）光以編碼（encode）光擕帶訊息的自由度有強度（intensity）、相位（phase）、頻率、方向、波長等。但其實光還有時間段（time-bin）、軌道角動量（Orbital Angular Momentum；OAM）以及極化（polarization）等自由度可以用來編碼訊息。一個光子經光元件調制後最多可以有144個狀態，這是不久前在光子的量子糾纏實驗中所展示證明地。光可以攜帶巨量資訊，但這也是目前將光納入半導體訊息處理體制的挑戰之一。  光子還有一個劣勢，就是光子和光子之間不會交互作用。本來用光子來控制、調製光子是最理想的狀況，但是由於這個因素，對於光子的調制必須透過物質來進行。特別是對於光子主動元件（active devices，能改變光子的頻率、波長、自我聚焦等效應）要以非線性光學材料（nonlinear optical materials）來組成。而這些非線性效應一般來說是作用的高階效應，作用較弱，需要以另外的手段來加強，這使得光子元件的尺寸一般都相當大。這是光子的優點所伴生的缺陷。  

在討論HBM4標準介面對DRAM產業生態的衝擊之前，讓我們先回顧一下DRAM產業的現況。DRAM產業從2014年的20~22奈米製程，到2024年SK海力士（SK Hynix）跨入10奈米製程，整整花了10年的工夫。如果在過去摩爾定律還適用的年代，這樣速度的製程進展只能算是前進2個世代節點，這是過去用3年時間就可以取得的成果。DRAM製程進展如此遲緩當然是因為DRAM物理特性所造成的限制：DRAM的記憶單元是電容，而電容值（capacitance）與電容面積成正比。在製程持續微縮過程中，電容面積理當會變小，因而電容能保持電荷—就是記憶體單元中的訊號—的時間會縮短，因此每次製程推進時，還要維持電容值不變，這就成了DRAM新製程研發時的最大夢靨。沒有快速的製程推進，就無法在同一面積晶片上提高效能、持續快速的創造新價值。兼之DRAM進入1b、1a製程後，使用昂貴的EUV似乎無可避免，這讓單位面積成本的下降更為艱難。如果製程快速推進無法成為晶片增加經濟價值的手段，就得有其他增加價值的方式。譬如說，創造應用面的價值。目前DRAM在各類應用的標準介面相繼出爐正是此一趨勢的顯現，從原先主流的DDR（Double Data Rate），再到適用於移動系統的LPDDR（Low Power DDR，節能）以及GDDR（Graphic DDR，寬頻）、HBM（大容量、超寬頻）等。也就是說，DRAM產品雖然還有統一的介面標準，但是產品市場正逐漸走向碎片化過程之中。產品市場分化的下一步就是客製化。客製化產品的供應與需求中間的關係是專買與專賣，因此可以很大程度的避開大宗商品（commodity）市場典型的週期性起伏狀況。改變產業的生態樣貌、藉以避免業務及財務的大幅震盪等，也許是這些想客製化HBM記憶體公司的考量之一，特別是記憶體市場現在正在經歷為時不短的週期性價格低谷時期。但是市場開始分割細碎後，規模經濟的威力也會跟著降低。原先DRAM市場由3家大公司寡頭壟斷的局面也可能會因之改變。原先DRAM產業的進入壁壘主要是規模經濟以及先進製程相關的專利障礙。但是現在DRAM製程演進遲緩，兼之有許多小生態區開始出現，可以提供小公司的牛油與麵包，寡頭壟斷的市場生態有可能變化。這也許部分解釋SK海力士目前技術的想法。HBM4記憶體的堆疊部分仍然可能選擇統一的標準介面，在設計及生產上仍能大致維持規模經濟的効力；客製化的任務就侷限於底層的邏輯晶片。這樣的安排大致能維持規模經濟與客製化的均衡，獲取最大利益。只是產業的產品介面標準存在的前提，是所有產業中生產產品的公司以及產品使用者願意共同遵守。如果有些公司選擇專有介面，便無業界統一的介面標準。無論如何，這是2025年就應該會有答案的，而其結果將牽動DRAM產業的生態樣貌。

記憶體產業中個別企業，如何考慮增加HBM頻寬技術方向的選擇呢？SK海力士（SK Hynix）是首先量產HBM的廠家，也是目前HBM市佔率最大的廠家，約佔市場一半的份額，其動向有指標性意義。延伸報導名人講堂：高頻寬記憶體風雲（一）進程技術的分野2023年11月Korean Business報導SK海力士的HBM4將採取2.5D扇出型先進封裝技術，目的是要省卻矽通孔（Through Silicon Via；TSV）昂貴的費用，而且有更多的I/O方式選項。報導中解釋封裝做法是將2片個別的晶片封裝整合成1個，而且無需使用基板，堆疊後厚度會大幅降低。但是完全沒解釋如何將高達12~16層DRAM上下線路連通，而這原是TSV執行的功能。之後的報導都是這個報導的衍生物，未有新的訊息。SK海力士4月19日發布新聞，說與台積電簽訂合作生產下世代HBM的備忘錄。這個合作採用什麼先進封裝技術呢？備忘錄中也未說明，只在末了表示會優化SK海力士的HBM與台積電目前正在使用的CoWoS（Chip on Wafer on Substrate）技術的整合，以響應一般客戶對於HBM的需求。備忘錄中還有一個亮點，SK海力士計劃使用台積電的先進製程來製造前述HBM底層的邏輯晶粒，增加額外功能，以滿足顧客客製化的需求。這個做法以下將展開討論。事實上，SK海力士自己已研發過銅混合鍵合技術，結果也在2022年、2023年發表在學術期刊以及會議論文集（conference proceeding）。另外，SK海力士與英特爾（Intel）和NTT於1月底發布在日本的共同投資，其投資標的也是矽光子。新聞中特別提到記憶體晶片與邏輯晶片的連接，顯然針對的是HBM與CPU/GPU之間連接的應用。只是這投資計畫於2027年量產，對於HBM4的生產是稍為遲了一點。無論如何，SK海力士是做好了兩手準備。台積電早已宣布於2025年開始量產矽光子，雖然起始的客戶可能是其他客戶，但是2026年肯定能用於HBM相關的生產，如果技術的選擇是如此的話。綜合一下上述訊息，SK海力士對於HBM4的規劃大致在原先2.5D封裝或3D封裝之間，取得價格與效能的優化；較長遠的目標則是移往更快、更節能的矽光子。三星電子（Samsung Electronics）也早已驗證以銅混合鍵合16hi DRAM堆疉的HBM，結果也早發表於期刊和會議論文集。三星也在2023 OCP（Open Computing Project）Global Summit中，發表其對於矽光子的想法。前文中類似CoWoS的結構與現今的先進封裝結構相似，開發較容易。但是因為HBM與CPU/GPU底下都得加裝光／電轉換器，而且中介層需要以光通道替代，成本無疑會更高；而HBM置於封裝之外的做法是新嘗試，可能需要更多的發展努力，另外還要腦律散熱問題。無論如何，三星也是做好兩手、短中期準備。但是三星還有自己的邏輯設計、製造能力，包括CPU/GPU的設計和製造生產，它的利害與考慮不一定與SK海力士會一致。美光（Micron）在HBM上是後進者，目前正在急起直追，因此發表或公布的技術方案消息較少。最近的報導是它與其他廠商正在共同開發HBM4，技術方案目前沒有詳細內容，報導只說傾向於採取與南韓廠商不同的方案。HBM4量產預計在2026會先上12hi的，2027接著上16hi的，資料引腳數量會倍增到2,048。HBM4如果有業界共同標準，在2024、至遲2025就應該制定標準並公布，目前似乎離達到產業共識還有一段距離。因為在異質整合技術的採用上仍留有變動空間，而且此一技術選擇將影響記憶體次產業的面貌，甚至整個半導體生態區的重新配置。 

高頻寬記憶體（High Bandwidth Memory；HBM）是具有高頻寬的圖形記憶體（Graphic Memory），其主要的功用是支援高效能運算（High Performance Computing；HPC）或人工智慧運算中與CPU/GPU聯合執行高速的平行運算。  HBM由數個DRAM堆疊而成，每個DRAM中又由許多容量較小的記憶體單元組成。大數量的小記憶體單元以高頻寬的I/O與多核的CPU/GPU相連接，當成平行算中使用的緩衝記憶體。 HBM的統一標準由JEDEC於2013年公布，2015年SK海力士（SK Hynix）率先開始量產。 以最近的產品HBM3E為例，其容量可達36GB，DRAM的層數為8~12層（8hi or 12hi）。最重要的，其資料引線（data pin）數目為1024，代表它可以同時提供1,024個數據平行儲存。為了實施如此高的資料引線，在堆疊DRAM與中介層（interposer）之間使用將近4,000個微凸塊（micro bump），而其間距（pitch）相當緊密—55微米，這已經接近微凸塊技術的密度極限。HBM在多層DRAM堆疊的底層中，還有一個邏輯製程的基底晶粒（base die）。DRAM層與層之間的信號由矽通孔（Through Silicon Via；TSV）連接。目前異質整合HBM與CPU/GPU使用的先進封裝技術為CoWoS （Chip-on-Wafer-on-Substrate），是2.5D先進封裝的一種。在此封裝中，HBM與CPU/GPU置於同一平面上。其下有一個中介層（interposer），HBM與CPU/GPU金屬墊（metal pad）中的信號透過與其黏著的微凸塊、由中介層內的連線（interconnect）送到另一邊的微凸塊上，這就是目前記憶體與邏輯晶片異質整合的工作架構。 當HBM要再進一步演化、擴大頻寬，預計其DRAM堆疊的層數將從原先的8~12層，再成長成12~16層。其數據引腳數則自1,024成長至2,048。所需要的微凸塊數目可能會超越以目前的封裝方式所能提供的。未來的HBM要與其協作的邏輯晶片會以何種方式異質整合，即為目前產業界看法有分歧的地方。  要提供更高的頻寬，目前看到的可能技術有2種：銅混合鍵合（copper-copper hybrid bonding）與矽光子（silicon photonics）。  銅混合鍵合的工作概念相當簡單，基本上是將2個分別製造的晶圓上重分布層（Reditribution Layer；RDL）面相對的黏貼在一起—金屬對金屬、氧化物對氧化物。這樣2個晶片之間的資訊傳遞就不必像傳統封裝的方式：先將一個晶片上的信號用與金屬墊（metal pad）連接的微凸塊引出，再用金屬連線將信號送到另一個晶片對應的微凸塊上。  銅混合鍵合大幅縮短信號傳送距離、降低相應功耗，也改善其他的物理性質譬如寄生電容（parasitic capacitance）以及電阻值。最重要的，它的金屬墊間距（metal pad pitch）可以降到10微米以下，最近的學術文章已開發出400微米的金屬墊間距。這個數據顯示用銅混合鍵合能提供比用微凸塊高1至2階秩的頻寬，對於HBM4的更高頻寬的需求顯然沒有問題，而且還有再進化的空間。  矽光子的基礎運作機制也很簡單：用光子來替代電子，成為傳遞資訊的主要載子。它的好處顯而易見：光子的速度比電子快100倍，而且光子在光纖中或光通道中傳導理論上不會發熱，不像電子在金屬中傳導一定會產生焦耳熱（joule heat）。這個事實的應用其實很早就開始實施了。資料庫之間、資料庫至家戸之間早就以光纖替代電纜，接下來的挑戰是在同一封裝中甚或同一晶片中使用光子傳導資訊此一機制，前者就是現在熱議的共同封裝光學元件（Co-Packaged Optics；CPO），而後者就是矽光子。  目前NPU、GPU元件都已進入CPO中試驗並取得成功。這是CPU/GPU與HBM的整合方案之一。實施矽光子的異質整合方法有2種。一種是沿用前述的2.5D先進封裝結構，將中介層的銅連線改變成矽光子的光通道。另外，由於利用光子來傳遞訊息，CPU/GPU與HBM兩頭都要裝上光/電的轉換元件。這個方法產業比較熟悉，但是成本較高。另一種方法是把HBM置於封裝之外，利用矽光子晶片線路與CPU/GPU連接。這個方法DRAM部分可以維持相當的獨立性，但是開發可能需要較長的時間。 相對的，銅混合鍵合在近年來已漸趨成熟。除了CIS（CMOS Image Sensor）早已派上用途外，像超微（AMD）將CPU與SRAM分別製造後，再用銅混合鍵合異質整合在一個3D先進封裝之中。這些都是此技術成功應用的範例。矽光子與銅混合鍵合就是現在產業界面臨的技術方向抉擇，這個抉擇的後果影響既深且遠。