半導體在量子計算時代可以做什麼？

IEDM 2019新增了量子計算的議程，這是繼去年Semicon Taiwan有單獨的量子計算獨立議程之後的產業界動量升級。量子計算議程出現在產業界年度盛會標誌著此領域已逐漸從基礎科學研究慢慢走向工程發展，而且產業化的考慮已進入視野。

量子計算機大致可以分為三大模組：量子位元板、控制板和低溫系統。不是每一種量子位元技術都需要在20m^oK這樣的極低溫下操作，但是在發展初期，在4^oK的低溫下讀取輸出訊息仍然有助於大幅降低雜訊。量子位元板的發展目前仍然是以基礎科研為主，控制板—控制和讀取量子位元—乃至於量子計算機與傳統計算機的界面銜接則已進入工程的領域，而這部分正是半導體的擅場。從量子位元板後面連接出的那些散漫導線，現在要開始慢慢收拾靠攏了。

此次議程發表了8篇論文，除了Google因才發表了其53位元的量子計算機外，有志於此的大公司以及主要的研究機構大概都到齊了。IEDM的一個主要樂趣是去窺測其所發表實質論文內容之後所隱藏的商業意圖，read between lines。

讓我最訝異的是Intel的論文，講的是在極低溫環境的wafer prober研發。Intel是半導體公司，對於量子位元技術當然傾向於其矽基(silicon-based)量子位元的發展，這點合情合理，善用Intel的半導體專長。最先開發的是用量子點當量子位元，困難在於要讓多個量子點糾纏很困難，目前以光子傳播(teleport)來實施量子點的遠距糾纏也許是個解決方式，但這還是目前的研究議題。在量子位元的技術發展尚處於蒙昧階段，卻已一腳跨進較後階段的量產機器設備研發—雖說這設備也有助於加速目前量子位元技術開發的進程，不能不說Intel對於矽基量子位元的信心以及投入都令人印象深刻。

IBM以及其學術合作機構提的論文題目是三五族的量子位元，是矽基技術的一種。IBM目前的量子位元技術是超導體，並且處於領先的地位。但是發表的論文卻是矽基量子位元的成果，這是高科技公司的「保險」策略，就像NAND Flash公司在2D世代採取floating gate技術的較多，但是大部分公司也會有團隊平行硏發charge trap技術；等到3D世代時，charge trap技術更適合3D結構的簡化，大部分廠就自然的移向charge trap，因為內部的保險備用技術早已存在。

這個保險策略其實也顯示矽基量子位元在長期發展的過程中可能享有後發的優勢，特別是在位元數的增加以及量子位元板與其他半導體元件的整合這兩點，矽基量子位元享有無可比擬的優勢，這也是曾是半導體巨擘的IBM所深知的。

其他的公司、學術機構在量子計算之於半導體也大概承此思路。有的考慮兩層以上量子位元板的垂直整合—這基本上是3D封裝技術的另類應用。有的是考慮量子位元板與控制板之間的整合，這屬於目前當紅異構整合的範疇。即使是超導量子位元，也有其控制線路的接出問題，特別量子位元數大幅加之後，以半導體既有技術整合高密度量子位元週邊是量子計算機邁向商業化系統整合的唯一解決方案。這也是量子計算出現在IEDM而且變成獨立議程的主要原因。