新技術的探戈—人工智慧與晶片

各種新興技術的交纏與相互提攜的方式往往出人意表，但是落實後的回觀卻又覺得似乎是勢所必然。

去年DARPA公佈其半導體新硏發項目時其中有兩個項目看起來似乎毫不相關，一個是用人工智慧來設計晶片，一個是軟體定義硬體（Software Defined Hardware；SDH），或名之為可重構晶片（reconfigurable chips）。

用人工智慧設計晶片是當前人工智慧浪潮下的必然趨勢。所展示的範例是兩個硏究生以人工智慧設計過去要100個設計工程師才能完成設計的SOC，這當然是能增加經濟價值的方法，可以維持半導體行業髙科技的行業特性。一個沒被探討的衝擊是一旦人工智慧伸入設計領域後，整個矽智權產業會產生巨大的變化，包括設計工具、模擬工具、IP核等都會很自然的受到大幅的牽動。

另一個技術創新計劃是可重構晶片，這技術其實已沈潛好一陣子了。現在摩爾定律趨緩、其它條件逐漸成熟，又被重新提起。可重構晶片原來是為了降低對不同應用重新設計、製造晶片的需求而產生的創新。只設計一次晶片，隨著應用的不同，晶片上的軟體（真的是軟體—譬如C語言，而不是在線路設計時用的髙階綜合語言如VHDL）可以動態的重構線路、調用資源，使得一個設計好的晶片可以專精應用於不同場域，兼有CPU的通用和ASIC的專精兩種好處。

也恰巧是人工智慧發展到了一定階段，儘管人工智慧晶片不斷出爐，但是較精凖的學習以及指令往往需要耗費龎大的計算力和功耗，之前剛問世的「大晶片」Cerebras就是這個趨勢的代表作。這樣的計算開銷在雲上也許猶可，但是在邊緣計算就是天方夜譚了。

現在邊緣計算的一種作法是MCU再加上人工智慧加速器（AI accelerator），例如Nvidia的Xavier SoC、Mobileye的EyeQ5等。但是這種拚命往上推的兆次浮點運算（teraflop）顯然難以持久，過去的人工智慧晶片設計時所基於的假設也往往過時了，現在的認知是不同的應用可能需要不同的演算法才能最高程度的優化，依靠不斷提升速度的通用人工智慧晶片會是一條艱難的路程。

不同的應用需要不同的DNN（Deep Neural Network），而為了針對特殊應用尋找合適的DNN，才有NAS(Network Architecture Search)的使用。NAS基本上就是要從機器學習的過程中，搜尋最合適的演算法，譬如抽象的層數、每層徴用的算子(operator)、卷積中的過濾器尺寸(filter size)等，而這正是深度神經網路晶片的線路連線配置基礎。

這樣可重構晶片就有用武之地了。在邊緣計算的處理器/加速器上若是以可重構晶片來設計，則可以用軟體來變更對特殊應用所需要的演算法，讓其學習和指令變得更有效率。這就是可重構晶片的主要精神：應用定義軟體，軟體定義硬體。

車用電子大廠瑞薩已開始將此重構程序（Dynamic Reconfiguration Process；DRP）整合入其MCU。若DRP中已存有欲重構組態的資料，則整個線路重構可在少於1 ns的時間完成；若須從外部記憶體輸入組態的資料，整個動態重構時間耗費也不會超過1 ms。STM也有類似的產品。

原先是用人工智慧來設計晶片，現在晶片又反過來執行人工智慧了！

下一個有點狂想曲的註腳：用可重構晶片來執行機器學習，每個各別晶片最終會學習成不同的晶片，有點像生物的演化了。生命的存在來自於複製與突變造成的演化。如果晶片也能複製自己，矽生命的形態就近了！