AI改寫的不只是效率，也是毛利結構

台灣資訊電子業對毛利壓力並不陌生。品牌客戶每年的成本下壓、產品週期縮短、規格要求提升，是這個產業幾十年來的基本節奏。過去應對的方式是製程優化、規模經濟、供應鏈整合。AI的出現不是這條路的延伸，而是改變競爭的計算方式。

哈佛商學院教授Oberholzer-Gee的Value Stick框架把競爭優勢拆成一個簡單的公式：Value=WTP–Cost。WTP是顧客願付的價格上限，Cost是企業的成本下限。這個差值愈大，企業可以創造與捕獲的價值愈多。競爭力的本質，是持續拉大這個區間。

台灣電子業其實對這個邏輯並不陌生，只是過去很少使用這個框架思考。PC ODM時代，台灣主要ODM業者用規模與供應鏈整合建立成本曲線（隨產量提升而持續下降的單位成本）優勢，後進者很難複製。晶圓代工龍頭的邏輯更直接：良率每提升一個百分點，每顆晶片的成本就跟著下來，客戶願意支付的溢價也跟著上去，Value Stick從兩端同時擴大。

延伸報導專家講堂：企業AI導入的7個層次

面板業則是反面案例：規模競爭把整個產業的成本壓到極限，但WTP沒有跟上（市場競爭使售價持續下壓，與成本同步探底），多數業者的毛利結構至今仍未完全恢復。這三個案例說明的是同一件事：成本曲線的優勢一旦建立，追趕的代價是非線性的。

AI帶來的結構性影響，從成本與WTP兩端同時展開——而成本這端，是最先被感受到的。

成本這端是最直接的。IC設計業已經感受到AI工具帶來的結構性變化。晶片驗證是開發流程中最耗時、最昂貴的環節，過去資深工程師需要花費大量時間撰寫測試程式、調整UVM test bench、反覆確認覆蓋率。EDA領先供應商推出的AI輔助設計優化工具，讓布局最佳化與測試程式生成的部分工作可以由AI完成。根據個別設計專案的回報，PPA（功耗、效能、面積）提升達雙位數百分比，設計與驗證的反覆修改時間顯著縮短。

值得注意的是，部分台灣主要IC設計業者已不只是採用外部EDA工具，而是走向自行開發AI模型。出發點之一是設計資料的安全敏感性：核心IP不易外傳至雲端服務；另一方面也是對特定設計流程有更精準的優化需求。以晶片布局為例，已有業者透過強化學習（reinforcementl earning）訓練自有模型，在SoC布局預測上實現從數週壓縮至數小時的設計週期，並公開發表於國際設計自動化頂尖會議。這個方向代表的是：AI能力的建立，開始從「購買工具」進化為「訓練自有模型與內化能力」，兩者的差距，未來將直接反映在研發效率與成本曲線上。

EMS端同樣在移動。台灣主要EMS廠與全球GPU運算資源供應商合作建置AI工廠，已是目前最具體的公開方向：AI視覺檢測取代人工目視、生產排程AI優化壓縮換線時間、設備預測性維護降低非預期停機。邏輯一致：把過去依賴人力判斷的環節，逐步轉為AI輔助決策，讓單位產出成本隨規模擴張持續下降。國際管理顧問機構與商學院的研究顯示，系統性導入AI工具的企業，知識工作的完成速度提升約25%、品質提升約40%，對應到製造端是良率改善、重工減少、客訴降低。

WTP這端的移動比較不明顯，但同樣在發生。當IC設計公司能夠更快完成驗證、更快回應客戶規格變更，品牌客戶在選擇設計夥伴時的考量開始改變：交期可靠性與應變速度，正在成為與價格同等重要的評估維度。對EMS廠而言，能夠提供AI輔助的生產可視性與品質預測，已是部分品牌客戶評估長期合作夥伴時的加分項。這不直接等於更高的售價，但等於更穩固的訂單與更長的合作週期，這本身就是Value Stick上端的移動。

根據國際顧問機構2024年全球調查，AI導入程度最高的4分之1企業，創造的價值是最低4分之的3至4倍。這個差距在資訊電子業的具體呈現是：能夠用AI壓縮設計週期、提升良率、降低庫存的公司，Value=WTP–Cost的數值在擴大；沒有跟上的公司，面對同樣的品牌客戶成本下壓，空間只會愈來愈窄。

PC ODM時代的成本曲線建立花了10年，晶圓代工的良率優勢積累更長時間。AI這條曲線的建立速度可能更快，因為工具的取得門檻低，擴散速度也快。但這反過來意味著，領先者的優勢也可能更快被追上；除非持續深化、把AI能力嵌進組織的核心流程，而不只是導入工具。真正的問題不是有沒有導入AI，而是AI驅動的效率累積是否已經反映在毛利結構上。至於AI帶來的效率，最終能否轉化為毛利結構的改變，答案會在接下來幾年的財報數字裡逐漸呈現。