（獨家）專訪前台積電研發副總余振華上集：先進封裝傳奇技術代號CoWoS
- 何致中／特稿
-
「先進封裝技術，日進千里。」
前台積電研發副總經理、台積電卓越科技院士、中研院院士余振華如此敘述著。
2025年末，前台積電副總羅唯仁帶槍投靠英特爾（Intel），讓產業界再度沸沸揚揚談論，台積「退將風雲錄」向來是外界高度關注的議題。
筆者為DIGITIMES新聞中心主編，在與DIGITIMES旗下竹科廣播電台IC之音協力製作的<半導體．人文情>音頻訪談節目中，獨家專訪余振華。
余院士幾乎代表台積先進封裝技術包括CoWoS、InFO、SoIC發展傳奇，作為台積「研發六騎士」之一，他也娓娓道來這場奇妙旅程。今日無論NVIDIA AI GPU或Google TPU等特用晶片（ASIC）陣營，先進封裝已為不可或缺的關鍵。
本文特此回到「科技產業發展重要歷史節點」角度，重新書寫還原2025年10月時的音頻訪談內容，節目已播出上線，提供DIGITIMES讀者參考。
最近10~20年間，先進封裝愈加火紅並成為重大轉折，為何對半導體界如此重要？
答：從2000年到現在，整個半導體界必須面對的一個現實問題，這個問題也愈來愈大，就是摩爾定律在減緩當中。在所謂「後摩爾時代」半導體業界該何去何從，人類發展半導體近70~80年歷史裡面，並未真正面對過。
學術單位、業界研發人員皆協助往前找尋道路，如我們為維持摩爾定律，從2D的電晶體架構變成3D，即3D FinFET，後來又有奈米片（Nanosheet）或稱為GAA製程等。
這些路徑端看哪間公司能執行的較好，也就是說Roadmap是在前方，但這個方向其實慢慢地走不動，需要有新的大方向。
這個新方向一方面要協助摩爾定律延續，另一方面創造出比摩爾定律更好的效果，「挑戰很大，也令人興奮。」
很幸運地因為各種因緣，我個人能在所謂的先進封裝技術，或更清楚的稱為「異質整合」或「系統整合」，一步步摸索出一套方法，就是所謂晶圓級系統整合（Wafer Level System Integration），台積電重新命名為3D Fabric。
這創造出全新完整的技術，並漸漸證明不僅協助摩爾定律延續，甚至創造出過去沒有想到且驚奇令人興奮的效果。
如促使AI高速發展，第一階段2016年的AI機器學習（ML），先進封裝技術促成實現，第二階段2022年的生成式AI（Generative AI）產生爆炸性成長。過去未能料到這是一路探索的過程，探索未來需求的核心在哪，一步步從CoWoS、InFO走到SoIC。
台積電是前段晶圓代工廠，原本沒有封裝業務，但當前CoWoS名揚四海、領先全球，其發展脈絡？
答：約2008、2009年半導體界開始面對摩爾定律放緩的後果，有一類客戶是可編程邏輯閘陣列晶片（FPGA）業者，對電晶體密度、互連等要求特別高、晶片尺寸也特別大。
這類近客製化的晶片設計愈漸複雜、層數愈多愈密，對良率更有挑戰，因此出現小晶片（Chiplet）需求。
台積電先前確實未有任何封裝業務，僅部分晶圓凸塊（Wafer Bumping）、覆晶封裝（Flip Chip）研究，主要是內部參考、未真正商品化。而晶片客戶先找專業封測代工（OSAT），但因小晶片技術做不出來，跑來跟台積詢問。
當時想著「I have nothing better to do」，所以就來試試看，做法與傳統封裝業者非常不同，是先打在晶圓上，維持晶圓級的操作平台，再將它裁剪下來上載板（Substrate）。這其實是Chip-on-Wafer，再on-Substrate而成為CoWoS。
這類系統整合的封裝較容易成功，而傳統封測廠大多是習慣「CoCoS」，Chip-on-Chip再上載板。對於尺寸更大要求更密的封裝，台積電作法較能克服翹曲問題，CoW因為有一個「W」Wafer存在（亦即晶圓製程生產的矽中介層interposer），先天上具有優勢。
儘管如此，台積電先前也未做過如此複雜的製程，經歷蠻辛苦的一段學習及成分、材料等挑戰，克服進入了「入門階段」。
當時入門後的感覺能用英文稱做「naive」，本以為從此天下無難事，各種晶片都能放在Interposer上整合，但結果不然、也有別的問題出現。
CoWoS殺手級應用是什麼？後續怎麼打造台積電3D Fabric三本柱？
答：CoWoS製程較複雜，提供的主要應用就是高效運算（HPC）。而這也是蛋雞邏輯互相需要。
當前生成式AI並非真正第一個CoWoS應用，反而是更早一點的AI雲端運算，如前所述的AI機器學習，其實存在幾十年了，但未有足夠算力。
算力就是邏輯晶片的運算能力，有很大頻寬、很高容量的記憶體互相連接，運用CoWoS讓異質晶片放得非常近，這才讓AI得到力量，這是當初前一波AI概念的根源。
現在的變化是「從入門到日益普及」，看起來是什麼都可以做，但實際上並不是所有客戶都能負擔這種製造成本。
半導體業界雖然了解摩爾定律的放緩，但未徹底了解影響有多深遠，「我甚至覺得業界就是『成也摩爾、敗也摩爾。』」
因多數半導體大廠如IDM，受到摩爾定律愈加接近物理極限，全球幾十大公司逐漸撐不下去，難以有足夠的市場營收規模與獲利，來支撐下一代日益困難的研發。
2000年可說是一個分野，以前半導體大廠都是中產階級，沒有真正超級大戶，2000年後因為摩爾定律放緩，中間有不少公司開始撐不下去。
當年台積電0.13微米製程可謂非常重要，為第一個12吋晶圓廠的產品，當初群山計畫讓台積電邏輯晶圓代工愈來愈強大。
而40奈米更是讓IDM廠動搖的製程世代，當時德州儀器（TI）突然也宣布不再開發下一代製程。換言之，IDM廠開始萎縮，而生意就跑到台積電，「因為台積吃得下，有能力也有競爭力。」
但台積電並不是沒有受到摩爾定律放緩的壓力，只是相對較少。當然是希望小晶片技術能及早用上，這也是台積電的經驗，推升愈來愈高的市佔率、規模愈來愈大。
而當初張忠謀董事長早早看到這一面，張董事長說：「我們需要領先，否則人家不會過來找你。」
當然我們當初覺得CoWoS很適合給大家使用，不過看看台積前段製程做的這麼好，也可以暫時不用這個技術，但張忠謀董事長很有遠見，講過「器識」二字。
「器，要大器，識，要有見識。」
但當年也非常清楚CoWoS叫好不叫座，2011年開發完成、2012年開始生產，生意一直起不來，就是沒辦法做大。每次開會都會被問到「這一季花了多少錢？現在營收展望如何？」
甚至2012年起足足5年時間，台積電也曾考慮是否停掉這個技術。但我也說「張董事長也看得遠」，當時如現任董事長魏哲家，或劉德音、蔣爸蔣尚義等非常支持，最後拍板的是張董事長，願意繼續忍受等待。
我們也不能光讓他們等，要在CoWoS基礎上多產生一些價值，不只是延壽摩爾定律，要增加CoWoS上能堆疊的東西，增加豐富度與功能性，也就是後來整合高頻寬記憶體（HBM）。
2016年NVIDIA第一個AI深度學習Pascal DGX1做成了，很快Google AlphaGo也做成，當這兩個東西做成功，生意就不一樣了。
第二是痛定思痛，CoWoS的「W」在晶片跟載板之間，加上Interposer，這屬於加法。而後頭努力思考「減法」想把W拿掉，更還把載板也拿掉，而這就是整合型晶圓級扇出封裝（InFO）。
甚至再進一步將重要的簡化，把凸塊（Bumping）全部拿掉，這就是3D晶圓堆疊的SoIC技術，進入Direct Bump。
因此，台積電3D Fabric技術平台，我們一步一步開發出來，變成了3個重要支柱。（本文為余振華口述，主編何致中整理）
責任編輯：許經儀
_bigbutton2.gif)
